位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第543页 > ICS951AI147L > ICS951AI147L PDF资料 > ICS951AI147L PDF资料1第3页
ICS87951I-147
低偏移， 1到9 ，差分至LVCMOS零延迟缓冲器
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5
6
7, 13, 17,
21, 25, 29
8
9
10
11, 15,
19, 23, 27
12, 14,
16, 18, 20
22 , 24
26
28
30
31
32
名字
V
DDA
Ext_FB
DIV_SELA
DIV_SELB
DIV_SELC
DIV_SELD
GND
CLK1
nCLK1
MR / NOE
动力
输入
输入
输入
输入
输入
动力
输入
输入
输入
上拉
上拉
下拉
下拉
下拉
下拉
TYPE
描述
模拟电源引脚。
反馈输入到相位检测器的时钟再生用
"zero delay" 。 LVCMOS / LVTTL接口电平。
选择分频值的银行A输出表的三维描述。
LVCMOS / LVTTL接口电平。
选择分频值的银行B输出如表三维描述。
LVCMOS / LVTTL接口电平。
选择分频值C银行的输出如表三维描述。
LVCMOS / LVTTL接口电平。
选择分频值组D输出，如表三维描述。
LVCMOS / LVTTL接口电平。
电源接地。
非INVER婷差分时钟输入。
下拉铟（Inver）婷差分时钟输入。
高电平有效复位硕士。低电平有效输出使能。当逻辑
高，内部分频器复位并输出三态
下拉
（ HIZ）功能。当逻辑低电平时，内部分隔和输出被使能。
LVCMOS / LVTTL接口电平。
输出电源引脚。
银行D时钟输出。 7
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
C银行的时钟输出。 7
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
B银行的时钟输出。 7
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
银行时钟输出。 7
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
下拉LVCMOS / LVTTL鉴相器的参考时钟输入。
锁相环和基准时钟作为输入之间进行选择
下拉分频器。当HIGH ，选择PLL 。当低，选择基准
时钟。 LVCMOS / LVTTL接口电平。
时钟选择输入。当HIGH ，选择CLK0 。当低，
下拉
选择CLK1 ， nCLK1 。 LVCMOS / LVTTL接口电平。
V
DDO
QD4 ， QD 3 ，
QD2 ， QD1 ， QD0
QC1 ， QC0
QB
QA
CLK0
PLL_SEL
CLK_SEL
动力
产量
产量
产量
产量
输入
输入
输入
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
参数
输入电容
功率耗散电容（每路输出）
输入上拉电阻
输入下拉电阻
V
DDA
, V
DDO
= 3.465V
V
DDA
, V
DDO
= 2.625V
测试条件
最小典型
4
25
15
51
51
最大
单位
pF
pF
pF
k
k
IDT
/ ICS
差分至LVCMOS零延迟缓冲器
3
ICS87951I - 147 REV A 2006年6月21日
