初步电气特性
表15. SSI时序（续）
1.8 +/- 0.10V
NUM
S4
S5
S6
S7
描述
最低
SSI_BCK上升沿SSI_MCLK边缘
SSI_MCLK边缘SSI_BCLK上升沿
SSI_TXD / SSI_RXD数据建立时间
SSI_TXD / SSI_RXD数据保持时间
10
10
10
10
最大
—
—
—
—
49.152MHz的
单位
ns
ns
ns
ns
注意事项：
1
f
s是采样频率。 SSI_BCLK可高达512次的采样频率下运行到最大频率
5.13 I
2
C输入/输出时序规范
表16
列出规格为我
2
在C输入时序参数如图
图21 。
表16.我
2
C输入时序SCL和SDA的规格
NUM
I1
I2
I3
I4
I5
I6
I7
I8
I9
特征
START条件保持时间
时钟低电平时间
I2C_SCL / I2C_SDA上升时间（V
IL
= 0.5 V到V
IH
= 2.4 V)
数据保持时间
I2C_SCL / I2C_SDA下降时间（V
IH
= 2.4 V到V
IL
= 0.5 V)
时钟高电平时间
数据建立时间
启动条件建立时间（重复启动条件只）
停止条件的建立时间
民
2
8
—
0
—
4
0
2
2
最大
—
—
1
—
1
—
—
—
—
单位
t
CYC
t
CYC
ms
ns
ms
t
CYC
ns
t
CYC
t
CYC
表17
列出规格为我
2
中所示的C输出时序参数
图21 。
表17.我
2
SCL和SDA的C输出时序规范
NUM
I1
1
I2
1
I3
2
I4
1
I5
3
I6
1
I7
1
I8
1
I9
1
特征
START条件保持时间
时钟低电平时间
I2C_SCL / I2C_SDA上升时间（V
IL
= 0.5 V到V
IH
= 2.4 V)
数据保持时间
I2C_SCL / I2C_SDA下降时间（V
IH
= 2.4 V到V
IL
= 0.5 V)
时钟高电平时间
数据建立时间
启动条件建立时间（重复启动条件只）
停止条件的建立时间
民
6
10
—
7
—
10
2
20
10
最大
—
—
—
—
3
—
—
—
—
单位
t
CYC
t
CYC
s
t
CYC
ns
t
CYC
t
CYC
t
CYC
t
CYC
MCF5373的ColdFire
微处理器数据手册，版本0.3
32
初步
飞思卡尔半导体公司
