的FLEXBus
8.1
的FLEXBus AC时序特性
表10的FLEXBus AC时序规范
NUM
—
FB1
FB2
FB3
FB4
FB5
FB6
FB7
FB8
FB9
1
2
3
4
5
下面定时的数字表示当数据被锁存，或驱动到外部总线，相对于系统时钟。
特征
操作的频率
时钟周期（ CLKIN ）
地址，数据和控制输出有效（ AD [ 31 ： 0 ] ， FBCS [ 5 ： 0 ]
R / W ，ALE， TSIZ [1：0 ] ，BE / BWE [ 3：0] ，操作环境和TBST中）
地址，数据和控制输出保持（ （ AD [ 31 ： 0 ] ， FBCS [ 5 ： 0 ]
R / W ，ALE， TSIZ [1：0 ] ，BE / BWE [ 3：0] ，操作环境和TBST中）
数据输入设置
数据输入保持
传递应答（ TA）输入设置
传递应答（ TA）输入保持
地址输出有效（ PCIAD [ 31 ： 0 ] ）
地址输出保持（ PCIAD [ 31 ： 0 ] ）
民
25
15.15
—
1
3.5
0
4
0
—
0
最大
66
40
7.0
—
—
—
—
—
7.0
—
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
笔记
1
2
3
3,
4
5
5
操作的频率是相同的操作在PCI频率。该MCF547X支持单
外部参考时钟（ CLKIN ） 。这个信号用于定义的FLEXBus和PCI操作的频率。
最大循环速率由CLKIN和用户如何配置了系统PLL来确定。
定时为芯片只选择适用于该FBCS [5： 0]信号。请参阅
第10.1节“ DDR SDRAM交流
时序特性“
对于SDCS [3：0 ]的定时。
所述的FLEXBus支持编程的地址保持的扩展。请咨询MCF547X
规范手册获取更多信息。
这些规范时使用的PCIAD [31： 0]信号被配置为32位，非复用功能的FLEXBus地址
信号。
MCF5475集成的微处理器的电气特性，第3版
飞思卡尔半导体公司
13
