位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > MPC8358TZQADDDA > MPC8358TZQADDDA PDF资料 > MPC8358TZQADDDA PDF资料1第80页
时钟
表71. e300内核PLL配置（续）
RCWL [ COREPLL ]
core_clk
:
csb_clk
比
0-1
10
11
00
01
10
11
00
01
10
11
00
01
10
11
00
01
10
11
2-5
0001
0001
0001
0001
0001
0001
0010
0010
0010
0010
0010
0010
0010
0010
0011
0011
0011
0011
6
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1:1
1:1
1.5:1
1.5:1
1.5:1
1.5:1
2:1
2:1
2:1
2:1
2.5:1
2.5:1
2.5:1
2.5:1
3:1
3:1
3:1
3:1
VCO分频器
÷
8
÷
8
÷
2
÷
4
÷
8
÷
8
÷
2
÷
4
÷
8
÷
8
÷
2
÷
4
÷
8
÷
8
÷
2
÷
4
÷
8
÷
8
记
核心VCO频率=核心频率× VCO分频器。 VCO分频器
（ RCWL [ COREPLL [0：1 ]]）必须正确地设置，从而使芯的VCO
频率在800-1800兆赫的范围内。以下这样的核心频率
公务员事务局的频率是不是因为核心频率必须一个可能的选项
等于或大于所述CSB频率。
MPC8358E的PowerQUICC II Pro处理器版本2.1 PBGA硅硬件规格，第1版
80
飞思卡尔半导体公司
