位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > MPC8358TZQADDDA > MPC8358TZQADDDA PDF资料 > MPC8358TZQADDDA PDF资料1第16页
复位初始化
表9.复位初始化时序规范（续）
打开与POR配置信号时间的装置
对于HRESET的否定
1
—
t
PCI_SYNC_IN
1, 3
注意事项：
1. t
PCI_SYNC_IN
是输入时钟的时钟周期施加到PCI_SYNC_IN 。当设备在PCI主机模式
主时钟被施加到CLKIN输入，并PCI_SYNC_IN周期取决于的值
CFG_CLKIN_DIV 。见
MPC8360E集成通信处理器的参考手册，第2版
了解更多
详细信息。
2. t
CLKIN
是施加于CLKIN输入时钟的时钟周期。当设备处于PCI主机模式下它才有效。
见
MPC8360E集成通信处理器的参考手册，第2版
了解更多详情。
3. POR配置信号包括CFG_RESET_SOURCE [0 ：2]和CFG_CLKIN_DIV 。
表10
提供了PLL和DLL锁定时间。
表10. PLL和DLL锁定时间
参数/条件
PLL锁定时间
DLL锁定时间
民
—
7680
最大
100
122,880
单位
μs
csb_clk周期
1, 2
笔记
注意事项：
1. DLL的锁定时间是在输出时钟和相关性的系统总线时钟（ csb_clk ）之间的比率的函数。
A 2 ：1的比例的结果，在最小和8:1比率的结果中的最大值。
2. csb_clk由CLKIN和系统PLL的比率来确定。看
第22条， “时钟”
了解更多信息。
5.3
QE操作频率的限制
本节指定的AC电气特性的限制的QE的操作
通信接口。
记
需要进行正确的硬件接口下面列出的设置
操作。每个协议本身需要一个最小的QE操作
频率设定为满足性能目标。因为
性能是所有的QE设置一个复杂的函数，用户应
利用所提供飞思卡尔的QE性能实用工具
验证他们的系统。
表11
列出的最大QE I / O频率和最小QE核心频率为每个接口。
表11. QE操作频率的限制
接口
以太网管理：
MDC / MDIO
MII
RMII
GMII / RGMII / TBI / RTBI
接口工作
频率（MHz）
10 （MAX）
25 （典型值）
50 （典型值）
125 （典型值）
马克斯接口
位速率（Mbps ）
10
100
100
1000
闵QE操作
频率
1
（兆赫）
20
50
50
250
笔记
MPC8358E的PowerQUICC II Pro处理器版本2.1 PBGA硅硬件规格，第1版
16
飞思卡尔半导体公司
