系统设计信息
上拉/下拉电阻的大值应的信号质量或速度的中断最小化
为输出管脚。
21.7
上拉电阻的要求
该MPC8347EA需要高电阻的上拉电阻（10 kΩ的建议）上的漏极开路引脚，
包括我
2
的引脚，以太网管理MDIO引脚， EPIC中断引脚。
JTAG接口的正确操作需要一组系统控制引脚的配置
在演示
图43 。
请注意，以确保这些引脚被保持在一个有效的撤消状态
正常工作条件下，因为大多数具有异步行为，和杂散断言
产生不可预知的结果。
请参阅PCI 2.3规范要求的所有PCI拉。
21.8
JTAG配置信号
边界扫描测试是通过JTAG接口信号的功能。的TRST信号是可选的，在
IEEE标准。 1149.1规范，但它提供了对用于实现PowerPC的所有处理器
架构。该MPC8347EA需要TRST在复位状态下，为有效保证了
JTAG边界的逻辑不会干扰正常的芯片运行。当TAP控制器可以
被迫仅使用TCK和TMS信号复位状态，系统中典型地断言TRST
上电复位。因为JTAG接口还用于访问公共片上处理器
（ COP）的功能，简单地捆扎TRST到PORESET是不实际的。
在PowerPC缔约方会议功能允许一个远程计算机系统（典型地，具有专用硬件中的计算机
和调试软件）来访问和控制处理器的内部操作。缔约方会议界面
连接，通过处理器的JTAG端口，一些附加的状态的监控信号。缔约方会议
要求独立TRST断言不会造成PORESET的能力端口。如果目标系统有
独立的复位源，如电压监测器，看门狗定时器，电源故障，或
按钮开关时， COP复位信号必须被合并到这些信号的逻辑。
在所示的布置
图43
允许缔约方会议断言HRESET或TRST独立，而
确保目标可以驱动HRESET为好。如果JTAG接口和COP头没有被使用，
TRST应该连接到PORESET以便它被置位时，系统复位信号（ PORESET ）是
断言。
在显示的COP头
图43
增加了许多好处，断点，观察点，寄存器和存储器
检查/修改等标准调试功能。它不需要比增加了更多的努力
需要时无人居住足迹为一个标头。在COP接口，用于连接一个标准的头
到目标系统的基础上， 0.025"方交， 0.100"中心插头组件（通常称为伯格
头）。没有标准化的方式进行编号的报头，在所示
图43 ，
所以仿真器厂商使用
不同的引脚编号方案。有些标题的编号从高端到低端，然后左到右，别人用
左到右，然后上到下，仍然总数的针脚逆时针从引脚1 （与一
IC ） 。无论编号方案中，信号的位置，建议在
图43
是共同的
所有已知的仿真器。
MPC8347EA的PowerQUICC II Pro整合型主机处理器的硬件规格，第3版
102
飞思卡尔半导体公司
