外部存储器接口时序
米长的固定的固有的设计一个时钟周期部分。这个数目被调整以考虑可能
时钟占空比降额。
W上的适用的等待状态控制的总和。见的“等待状态控制”列
表4-7
为
每个参数的适用的控制。看到83X外设手册的EMI章
什么每一个等待状态控制字段的详细信息。
一些参数包含两组数字。这些参数有两种不同的路径和时钟边缘
是必须考虑的。检查两组数字，并使用更小的结果。合适的条目可能会改变
如果部分改变工作频率。
写周期的时序是不同的，当WWS = 0时相比， WWS > 0。因此，一些参数包含
两组数字以说明这种差别。的“等待状态配置”一栏
表4-7
应
用于进行适当的选择。
A0-Axx,CS
t
RD
t
RDA
t
RDRD
t
ARDA
RD
t
AWR
t
WRWR
WR
t
WR
t
WAC
t
WRRD
t
ARDD
t
RDWR
t
DWR
D0-D15
t
DOS
t
DOH
t
AD
t
RDD
t
DRD
数据输出
DATA IN
注意：在读 - 修改 - 写指令和内部指令，地址线不改变状态。
图4-10外部存储器接口时序
56858技术数据，版本6
飞思卡尔半导体公司
31
