【56858数据表技术参数56800E16位数字信号控制器DSP56858启示录601/2007fre】,IC型号DSP5685XUM,DSP5685XUM PDF资料,DSP5685XUM经销商,ic,电子元器件-51电子网

56858

数据表

技术参数

56800E

16位数字信号控制器

DSP56858

启示录6

01/2007

freescale.com

DSP56858概述

120 MIPS在120MHz

40K ×16位的SRAM程序

24K ×16位的SRAM数据

1K ×16位Boot ROM

访问最多的程序存储器或8M的数据2M字

内存

芯片选择逻辑的胶水少界面ROM和

SRAM

六（ 6 ）独立的DMA通道

两（ 2 ）增强型同步串行接口

（ ESSI ）

两（ 2 ）个串行通信接口（ SCI ）

- 串行端口接口（ SPI ）

8位并行主机接口

通用16位定时器四

JTAG /增强型片上仿真（一次）的

不显眼，实时调试

计算机正常操作（ COP ） /看门狗定时器

时间的-Day （ TOD ）

144 LQFP和144 MAPBGA包

高达47个GPIO

DDIO

SSIO

DDA

SSA

JTAG /

增强

一旦

程序控制器

和

硬件循环机组

地址

电厂机组

16-Bit

56800E内核

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

4个36位累加器

位

操作

单位

PAB

PDB

CDBR

CDBW

内存

程序存储器

40,960 ×16的SRAM

引导ROM

1024 ×16 ROM

数据存储器

24,576 ×16的SRAM

XDB2

XAB1

XAB2

PAB

PDB

CDBR

CDBW

系统总线

控制

DMA

6通道

核心的Clk

IPBus桥（ IPBB ）

IPWDB

解码

外设

A0-20 [20:0]

D0-D15 [15:0]

RD启用

WR启用

CS0 - CS3的[3：0 ]或

GPIOA0-A3

总线控制

外部地址

总线开关

外部数据

总线开关

外部总线

接口单元

2 SCI ESSI0

GPIOE GPIOC

IPRDB

IPAB

DMA请求

IPBus CLK

POR

CLKO

MODE A- C或

GPIOH0-H2

系统

COP / TOD CLK集成

模块

RSTO

RESET

ESSI1

GPIOD

四

定时器

GPIOG

SPI

主持人

打断

接口控制器

GPIOF

GPIOB

IRQA

IRQB

COP /

WATCH-

狗

时间

天

时钟

发电机

OSC PLL

EXTAL

XTAL

56858框图

56858技术数据，版本6

飞思卡尔半导体公司

第一部分概述

1.1 56858特点

1.1.1

数字信号处理芯

采用双哈佛架构高效的16位引擎

120每秒百万条指令（ MIPS ），在120MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

四（4 ） 36位累加器，包括扩展位

16位双向移位

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三（3）内部地址总线和一（1）的外部地址总线

四（4）的内部数据总线和一（1）的外部数据总线

指令集同时支持DSP和控制器功能

四（4 ）硬件中断级别

五（ 5 ）软件中断级别

控制器风格的寻址紧凑的代码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /增强一次调试编程接口

1.1.2

内存

哈佛体系结构允许多达三（3）同时访问程序和数据存储器

片上存储器

— 40K

16位程序RAM

— 24K

16位数据RAM

— 1K

16位Boot ROM

片外存储器扩展（ EMI）

- 访问最多的程序或数据的8M内存2M的话（使用片选）

- 芯片选择逻辑的胶水少界面ROM和SRAM

1.1.3

56858外围电路特点

通用16位四定时器*

两个串行通信接口（ SCI ） *

串行外设接口（SPI ）端口*

二（ 2 ）增强型同步串行接口（ ESSI ）模块*

计算机正常操作（ COP ） /看门狗定时器

JTAG /增强型片上仿真（ EOnCE ）的不显眼，实时调试

56858技术数据，版本6

飞思卡尔半导体公司

56858说明

DMA六（6 ）个独立通道

8位并行主机接口*

时中日（ TOD ）

高达47个GPIO

*每个外设I / O ，可交替使用的GPIO ，如果没有必要

1.1.4

能源信息

制作与3.3V ， TTL兼容的数字输入高密度CMOS

等待和停止模式下可用

1.2 56858说明

该56858是控制器的56800E内核基于家族的一个成员。该器件结合了

一个数字信号处理器（ DSP）和微控制器的一个功能性的处理能力

在单芯片上灵活的外设集来创建一个极具成本效益的解决方案。成本低，

柔韧性，以及紧凑的程序代码，使该器件非常适合于许多应用。本56858

包括外围设备，这对于teledatacom设备特别有用;互联网设备;手提

设备; TAD ;语音识别;免提装置;和通用的应用程序。

56800E内核基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集允许直接的新一代高效，紧凑的DSP和

控制代码。该指令集也是C语言编译器高效，从而实现快速发展

优化控制应用。

在56858支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。在56858还提供了两个外部

专用中断线，以及最多47个通用输入/输出（GPIO ）线，这取决于

外设配置。

的56858控制器包括40K字的程序RAM中，数据RAM的24K字和引导的1K

内存。它也支持从外部存储器执行程序。

该控制器还提供了一整套标准的可编程外设，其中包括一个8位并行

主机接口，两个增强型同步串行接口（ ESSI ），一个串行外设接口（ SPI ），

两个串行通信接口（ SCI ）和一个四定时器。主机接口，四定时器， SSI ，

SPI ， SCI I / O和4个片选，可作为通用输入/输出时，它的主要功能

不是必需的。

艺术开发环境1.3状态

处理器专家

（ PE）提供了快速应用设计（ RAD ）工具，它结合了易于使用的

基于构件的软件应用程序的创建与专家知识体系。

该守则战士集成开发环境是代码导航一个复杂的工具，

编译和调试。一套完整的评估板（EVM ）和开发系统卡

支持并行工程。总之， PE ，码战士以及EVM的建立一个完整的，可扩展的

方便，快捷，高效的开发工具解决方案。

56858技术数据，版本6

飞思卡尔半导体公司

56857

数据表

技术参数

56800E

16位数字信号控制器

DSP56857

启示录6

01/2007

freescale.com

56857概述

120 MIPS在120MHz

40K ×16位的SRAM程序

24K ×16位的SRAM数据

1K ×16位Boot ROM

六（ 6 ）独立的DMA通道

两（ 2 ）增强型同步串行接口

（ ESSI ）

两（ 2 ）个串行通信接口（ SCI ）

- 串行端口接口（ SPI ）

四（ 4 ）专用GPIO

8位并行主机接口

通用16位定时器四

JTAG /增强型片上仿真（一次）的

不显眼，实时调试

计算机正常操作（ COP ） /看门狗定时器

时间的日（ TOD ）

100 LQFP封装

高达47个GPIO

DDIO

SSIO

DDA

SSA

JTAG /

增强

一旦

程序控制器

和

硬件循环机组

地址

电厂机组

16-Bit

DSP56800E核心

数据ALU

16 ×16 + 36 36位MAC

3个16位输入寄存器

4个36位累加器

位

操作

单位

PAB

PDB

CDBR

CDBW

内存

程序存储器

40,960 ×16的SRAM

引导ROM

1024 ×16 ROM

数据存储器

24,576 ×16的SRAM

XDB2

XAB1

XAB2

PAB

PDB

CDBR

CDBW

系统

公共汽车

控制

DMA

6通道

核心的Clk

IPBus桥（ IPBB ）

IPWDB

解码

外设

IPRDB

IPAB

DMA请求

IPBus CLK

POR

CLKO

MODEA - C或

(GPIOH0-H2)

系统

COP / TOD CLK集成

模块

RSTO

RESET

EXTAL

XTAL

CS0 - CS3的[3 ：0]的

作为GPIOA0 -A3

GPIO控逆变

2 SCI ESSI0

GPIOE GPIOC

ESSI1

GPIOD

四

定时器

GPIOG

SPI

主持人

打断

接口控制器

GPIOF

GPIOB

IRQA

IRQB

COP /

WATCH-

狗

时间

天

时钟

发电机

OSC PLL

56857框图

56857技术数据，版本6

飞思卡尔半导体公司

第一部分概述

1.1 56857特点

1.1.1

数字信号处理芯

采用双哈佛架构高效的16位引擎

120每秒百万条指令（ MIPS ），在120MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

四（4 ） 36位累加器，包括扩展位

16位双向移位

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三（3）内部地址总线

四（4）内部数据总线

指令集同时支持DSP和控制器功能

四（4 ）硬件中断级别

五（ 5 ）软件中断级别

控制器风格的寻址紧凑的代码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /增强一次调试编程接口

1.1.2

内存

哈佛体系结构允许多达三（3）同时访问程序和数据存储器

片上存储器

— 40K

16位程序RAM

— 24K

16位数据RAM

— 1K

16位Boot ROM

- 用于芯片选择逻辑为专用GPIO

1.1.3

外围电路为56857

通用16位四定时器*

两个串行通信接口（ SCI ） *

串行外设接口（SPI ）端口*

二（ 2 ）增强型同步串行接口（ ESSI ）模块*

计算机正常操作（ COP ） /看门狗定时器

JTAG /增强型片上仿真（一次）的不显眼，实时调试

DMA六（6 ）个独立通道

56857技术数据，版本6

飞思卡尔半导体公司

56857说明

8位并行主机接口*

一天中的时间

高达47个GPIO

*每个外设I / O ，可交替使用的I / O ，如果不是需要一个通用

1.1.4

能源信息

制作与3.3V ， TTL兼容的数字输入高密度CMOS

等待和停止模式下可用

1.2 56857说明

该56857是控制器的56800E内核基于家族的一个成员。它结合，在单个芯片上，该

一个数字信号处理器（ DSP）和微控制器的一个功能性的处理能力

灵活的外设集来创建一个极具成本效益的解决方案。因为其成本低，

配置灵活和紧凑的程序代码时， 56857是非常适合于许多应用。该

56857包括许多外设都是针对低端互联网设备的应用程序特别有用

和低端的客户端应用程序，如语音通信;便携式设备;互联网视听;和销售点的

系统，诸如噪声抑制; ID标签阅读器;声波/亚音速探测器;安全接入设备;

远程抄表;声音报警。

56800E内核基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集允许直接的新一代高效，紧凑的DSP和

控制代码。该指令集也是C语言编译器高效，从而实现快速发展

优化控制应用。

在56857支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。在56857还提供了两个外部

专用中断线，以及最多47个通用输入/输出（GPIO ）线，这取决于

外设配置。

的56857控制器包括40K字的程序RAM中，数据RAM的24K字和引导的1K

只读存储器。

该控制器还提供了一整套标准的可编程外设，其中包括8位并行

主机接口，两个增强型同步串行接口（ ESSI ），一个串行外设接口（ SPI ），

两个串行通信接口（ SCI ）和一个四定时器。该ESSIs ， SPI ， IO的SCI和四

定时器可作为通用输入/时，不需要它的主要功能输出。

56857技术数据，版本6

飞思卡尔半导体公司

56855

数据表

技术参数

56800E

16位数字信号控制器

DSP56855

启示录6

01/2007

freescale.com

56855概述

120 MIPS在120MHz

24K ×16位的SRAM程序

24K ×16位的SRAM数据

1K ×16位Boot ROM

访问最多的程序内存8M或2M的话

数据存储器的字

芯片选择逻辑的无缝连接ROM和

SRAM

六（ 6 ）独立的DMA通道

增强的同步串行接口（ ESSI ）

两（ 2 ）个串行通信接口（ SCI ）

通用16位四定时器1外部引脚

JTAG /增强型片上仿真（一次）的

不显眼，实时调试

计算机正常操作（ COP ） /看门狗定时器

时间的日（ TOD ）

100 LQFP封装

高达18 GPIO

DDIO

SSIO

DDA

SSA

JTAG /

增强

一旦

程序控制器

和

硬件循环机组

地址

电厂机组

16-Bit

DSP56800E核心

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

4个36位累加器

位

操作

单位

PAB

PDB

CDBR

CDBW

内存

程序存储器

24,576 ×16的SRAM

引导ROM

1024 ×16 ROM

数据存储器

24,576 ×16的SRAM

XDB2

XAB1

XAB2

PAB

PDB

CDBR

CDBW

系统

公共汽车

控制

DMA

6通道

核心的Clk

IPBus桥（ IPBB ）

IPWDB

解码

外设

A0-20 [20:0]

D0-D15 [15:0]

RD启用

WR启用

CS0 - CS3的[3：0 ]或

GPIOA0 - GPIOA3 [3 ：0]的

总线控制

外部地址

总线开关

外部数据

总线开关

外部总线

接口单元

2 SCI ESSI0

GPIOE GPIOC

IPRDB

IPAB

DMA请求

IPBus CLK

POR

CLKO

MODEA - C或

(GPIOH0-H2)

RSTO

RESET

系统

COP / TOD CLK集成

模块

四

定时器

GPIOG

打断

调节器

COP /

WATCH-

狗

时间

天

时钟

发电机

OSC PLL

EXTAL

XTAL

IRQA

IRQB

56855框图

56855技术数据，版本6

飞思卡尔半导体公司

第一部分概述

1.1 56855特点

1.1.1

CORE

采用双哈佛架构高效的16位引擎

120每秒百万条指令（ MIPS ），在120MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

四（4 ） 36位累加器，包括扩展位

16位双向移位

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三（3）内部地址总线和一（1）的外部地址总线

四（4）的内部数据总线和一（1）的外部数据总线

指令集同时支持DSP和控制器功能

四（4 ）硬件中断级别

五（ 5 ）软件中断级别

控制器风格的寻址紧凑的代码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /增强一次调试编程接口

1.1.2

内存

哈佛体系结构允许多达三（3）同时访问程序和数据存储器

片上存储器

— 24K

16位程序SRAM

— 24K

16位数据SRAM

— 1K

16位Boot ROM

片外存储器扩展（ EMI）

- 访问最多的程序存储器2M字或数据存储器8M字

- 芯片选择逻辑的胶水少界面ROM和SRAM

1.1.3

外围电路为56855

通用16位四定时器1外部引脚*

二（ 2 ）串行通信接口（ SCI ） *

增强型同步串行接口（ ESSI ）模块*

计算机正常操作（ COP ） /看门狗定时器

JTAG /增强型片上仿真（ EOnCE ）的不显眼，实时调试

56855技术数据，版本6

飞思卡尔半导体公司

56855说明

DMA六（6 ）个独立通道

时中日（ TOD ）

最多18个GPIO

*每个外设I / O ，可交替使用的I / O ，如果不是需要一个通用

1.1.4

能源信息

制作与3.3V ， TTL兼容的数字输入高密度CMOS

等待和停止模式下可用

1.2 56855说明

该56855是控制器的56800E内核基于家族的一个成员。它结合，在单个芯片上，该

一个数字信号处理器（ DSP）和微控制器的一个功能性的处理能力

灵活的外设集，创造了一个极具成本效益的解决方案。因为其成本低，

配置灵活和紧凑的程序代码时， 56855是非常适合于许多应用。该

56855包括许多外设都是针对低端互联网设备的应用程序特别有用

和低端的客户端应用程序，如语音通信;便携式设备;互联网视听;和销售点的

系统，诸如噪声抑制; ID标签阅读器;声波/亚音速探测器;安全接入设备;

远程抄表;声音报警。

56800E内核基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集使率直代高效，紧凑的代码为

DSP和MCU应用。该指令集也是C语言编译器高效，从而实现快速

开发优化控制应用。

在56855支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。在56855还提供了两个外部

专用中断线，以及多达18个通用输入/输出（GPIO ）线，这取决于

外设配置。

的56855控制器包括24K字的程序RAM中，数据RAM的24K字和引导的1K

只读存储器。它也支持从外部存储器执行程序。

该控制器还提供了一整套标准的可编程外设，包括一个增强

同步串行接口（ ESSI ），两个串行通信接口（ SCI ）和一个四定时器。

在ESSI ，的SCI ， 4个片选和四定时器外部输出，可作为通用

输入/当不需要它的主要功能输出。

56855技术数据，版本6

飞思卡尔半导体公司

56854

数据表

技术参数

56800E

16位数字信号控制器

DSP56854

启示录6

01/2007

freescale.com

56854概述

120 MIPS在120MHz

16K ×16位的SRAM程序

16K ×16位的SRAM数据

1K ×16位Boot ROM

访问最多的程序或数据的8M内存2M的话

芯片选择逻辑的胶水少界面ROM和

SRAM

六（ 6 ）独立的DMA通道

增强的同步串行接口（ ESSI ）

两（ 2 ）个串行通信接口（ SCI ）

- 串行端口接口（ SPI ）

8位并行主机接口

通用16位定时器四

JTAG /增强型片上仿真（一次）的

不显眼，实时调试

计算机正常操作（ COP ） /看门狗定时器

时间的日（ TOD ）

128 LQFP封装

高达41 GPIO

DDIO

SSIO

DDA

SSA

JTAG /

增强

一旦

程序控制器

和

硬件循环机组

地址

电厂机组

16-Bit

DSP56800E核心

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

4个36位累加器

位

操作

单位

PAB

PDB

CDBR

CDBW

内存

程序存储器

16,384 ×16的SRAM

引导ROM

1024 ×16 ROM

数据存储器

16,384 ×16的SRAM

XDB2

XAB1

XAB2

PAB

PDB

CDBR

CDBW

IPBus桥（ IPBB ）

IPWDB

解码

外设

A0-20 [20:0]

D0-D15 [15:0]

RD启用

WR启用

CS0 - CS3的[3：0 ]或

GPIOA0 - GPIOA3 [3 ：0]的

总线控制

外部地址

总线开关

外部数据

总线开关

外部总线

接口单元

2 SCI ESSI0

GPIOE GPIOC

IPRDB

IPAB

DMA请求

核心的Clk

POR

系统

公共汽车

控制

DMA

6通道

IPBus CLK

CLKO

MODEA - C或

(GPIOH0-H2)

系统

COP / TOD CLK集成

模块

RSTO

RESET

四

定时器

GPIOG

SPI

主持人

打断

接口控制器

GPIOF

GPIOB

IRQA

IRQB

COP /

WATCH-

狗

时间

天

时钟

发电机

OSC PLL

EXTAL

XTAL

56854框图

56854技术数据，版本6

飞思卡尔半导体公司

第一部分概述

1.1 56854特点

1.1.1

数字信号处理芯

采用双哈佛架构高效的16位引擎

120每秒百万条指令（ MIPS ），在120MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

四（4 ） 36位累加器，包括扩展位

16位双向移位

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三（3）内部地址总线和一（1）的外部地址总线

四（4）的内部数据总线和一（1）的外部数据总线

指令集同时支持DSP和控制器功能

四（4 ）硬件中断级别

五（ 5 ）软件中断级别

控制器风格的寻址紧凑的代码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /增强一次调试编程接口

1.1.2

内存

哈佛体系结构允许多达三（3）同时访问程序和数据存储器

片上存储器

— 16K

16位程序SRAM

— 16K

16位数据SRAM

— 1K

16位Boot ROM

片外存储器扩展（ EMI）

- 访问最多的程序存储器2M字或数据存储器可达8M的话

- 芯片选择逻辑的胶水少界面ROM和SRAM

1.1.3

外围电路为56854

通用16位四定时器*

二（ 2 ）串行通信接口（ SCI ） *

串行外设接口（SPI ）端口*

增强型同步串行接口（ ESSI ）模块*

计算机正常操作（ COP ） /看门狗定时器

56854技术数据，版本6

飞思卡尔半导体公司

56854说明

JTAG /增强型片上仿真（ EOnCE ）的不显眼，实时调试

DMA六（6 ）个独立通道

8位并行主机接口*

一天中的时间

截至41 GPIO

*每个外设I / O ，可交替使用的I / O ，如果不是需要一个通用

1.1.4

能源信息

制作与3.3V ， TTL兼容的数字输入高密度CMOS

等待和停止模式下可用

1.2 56854说明

该56854是控制器的56800E内核基于家族的一个成员。它结合，在单个芯片上，该

一个数字信号处理器（ DSP）和微控制器的一个功能性的处理能力

灵活的外设集来创建一个极具成本效益的解决方案。因为其成本低，

配置灵活和紧凑的程序代码时， 56854是非常适合于许多应用。该

56854包括许多外设都是针对低端互联网设备的应用程序和特别有用

低端的客户端应用程序，如语音通信;便携式设备;互联网视听;系统点销售，并

如噪声抑制; ID标签阅读器;声波/亚音速探测器;安全接入设备;远程

计量;声音报警。

56800E内核基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集允许直接的新一代高效，紧凑的DSP和

控制代码。该指令集也是C语言编译器高效，从而实现快速发展

优化控制应用。

在56854支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。在56854还提供了两个外部

专用中断线，以及多达41个通用输入/输出（GPIO ）线，这取决于

外设配置。

的56854控制器包括16K字的程序RAM的数据RAM的16K字，和1K字

引导ROM。它也支持从外部存储器执行程序。

该控制器还提供了一整套标准的可编程外设，其中包括一个8位并行

主机接口，增强型同步串行接口（ ESSI ），一个串行外设接口（ SPI ），两个

串行通信接口（的SCI ）和一个四定时器。主机接口， ESSI ， SPI ， SCI ，四片

选择和四定时器，可作为通用输入/输出端口（GPIO ），如果它的主要功能是不

所需。

56854技术数据，版本6

飞思卡尔半导体公司

56854

数据表

技术参数

56800E

16位数字信号控制器

DSP56854

启示录6

01/2007

freescale.com

56854概述

120 MIPS在120MHz

16K ×16位的SRAM程序

16K ×16位的SRAM数据

1K ×16位Boot ROM

访问最多的程序或数据的8M内存2M的话

芯片选择逻辑的胶水少界面ROM和

SRAM

六（ 6 ）独立的DMA通道

增强的同步串行接口（ ESSI ）

两（ 2 ）个串行通信接口（ SCI ）

- 串行端口接口（ SPI ）

8位并行主机接口

通用16位定时器四

JTAG /增强型片上仿真（一次）的

不显眼，实时调试

计算机正常操作（ COP ） /看门狗定时器

时间的日（ TOD ）

128 LQFP封装

高达41 GPIO

DDIO

SSIO

DDA

SSA

JTAG /

增强

一旦

程序控制器

和

硬件循环机组

地址

电厂机组

16-Bit

DSP56800E核心

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

4个36位累加器

位

操作

单位

PAB

PDB

CDBR

CDBW

内存

程序存储器

16,384 ×16的SRAM

引导ROM

1024 ×16 ROM

数据存储器

16,384 ×16的SRAM

XDB2

XAB1

XAB2

PAB

PDB

CDBR

CDBW

IPBus桥（ IPBB ）

IPWDB

解码

外设

A0-20 [20:0]

D0-D15 [15:0]

RD启用

WR启用

CS0 - CS3的[3：0 ]或

GPIOA0 - GPIOA3 [3 ：0]的

总线控制

外部地址

总线开关

外部数据

总线开关

外部总线

接口单元

2 SCI ESSI0

GPIOE GPIOC

IPRDB

IPAB

DMA请求

核心的Clk

POR

系统

公共汽车

控制

DMA

6通道

IPBus CLK

CLKO

MODEA - C或

(GPIOH0-H2)

系统

COP / TOD CLK集成

模块

RSTO

RESET

四

定时器

GPIOG

SPI

主持人

打断

接口控制器

GPIOF

GPIOB

IRQA

IRQB

COP /

WATCH-

狗

时间

天

时钟

发电机

OSC PLL

EXTAL

XTAL

56854框图

56854技术数据，版本6

飞思卡尔半导体公司

第一部分概述

1.1 56854特点

1.1.1

数字信号处理芯

采用双哈佛架构高效的16位引擎

120每秒百万条指令（ MIPS ），在120MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

四（4 ） 36位累加器，包括扩展位

16位双向移位

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三（3）内部地址总线和一（1）的外部地址总线

四（4）的内部数据总线和一（1）的外部数据总线

指令集同时支持DSP和控制器功能

四（4 ）硬件中断级别

五（ 5 ）软件中断级别

控制器风格的寻址紧凑的代码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /增强一次调试编程接口

1.1.2

内存

哈佛体系结构允许多达三（3）同时访问程序和数据存储器

片上存储器

— 16K

16位程序SRAM

— 16K

16位数据SRAM

— 1K

16位Boot ROM

片外存储器扩展（ EMI）

- 访问最多的程序存储器2M字或数据存储器可达8M的话

- 芯片选择逻辑的胶水少界面ROM和SRAM

1.1.3

外围电路为56854

通用16位四定时器*

二（ 2 ）串行通信接口（ SCI ） *

串行外设接口（SPI ）端口*

增强型同步串行接口（ ESSI ）模块*

计算机正常操作（ COP ） /看门狗定时器

56854技术数据，版本6

飞思卡尔半导体公司

56854说明

JTAG /增强型片上仿真（ EOnCE ）的不显眼，实时调试

DMA六（6 ）个独立通道

8位并行主机接口*

一天中的时间

截至41 GPIO

*每个外设I / O ，可交替使用的I / O ，如果不是需要一个通用

1.1.4

能源信息

制作与3.3V ， TTL兼容的数字输入高密度CMOS

等待和停止模式下可用

1.2 56854说明

该56854是控制器的56800E内核基于家族的一个成员。它结合，在单个芯片上，该

一个数字信号处理器（ DSP）和微控制器的一个功能性的处理能力

灵活的外设集来创建一个极具成本效益的解决方案。因为其成本低，

配置灵活和紧凑的程序代码时， 56854是非常适合于许多应用。该

56854包括许多外设都是针对低端互联网设备的应用程序和特别有用

低端的客户端应用程序，如语音通信;便携式设备;互联网视听;系统点销售，并

如噪声抑制; ID标签阅读器;声波/亚音速探测器;安全接入设备;远程

计量;声音报警。

56800E内核基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集允许直接的新一代高效，紧凑的DSP和

控制代码。该指令集也是C语言编译器高效，从而实现快速发展

优化控制应用。

在56854支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。在56854还提供了两个外部

专用中断线，以及多达41个通用输入/输出（GPIO ）线，这取决于

外设配置。

的56854控制器包括16K字的程序RAM的数据RAM的16K字，和1K字

引导ROM。它也支持从外部存储器执行程序。

该控制器还提供了一整套标准的可编程外设，其中包括一个8位并行

主机接口，增强型同步串行接口（ ESSI ），一个串行外设接口（ SPI ），两个

串行通信接口（的SCI ）和一个四定时器。主机接口， ESSI ， SPI ， SCI ，四片

选择和四定时器，可作为通用输入/输出端口（GPIO ），如果它的主要功能是不

所需。

56854技术数据，版本6

飞思卡尔半导体公司

飞思卡尔半导体公司

功能型手机应用软件产品简介

全功能的基于DSP的电话和免提电话

和职业特性的支持

高品质，具有性能全双工免提

优化工具

支持挂机GR- 30 -CORE的服务：

- 主叫号码和姓名交货

- 可拨打电话号码

- 视觉信息等待指示器

- 呼叫预选赛

支持摘机GR- 30 -CORE的服务：

- 在呼叫等待主叫识别传送

- 呼叫等待豪华

自适应线路和声学回声消除

多线路和VoIP会议桥准备

符合Telcordia SR- 3004和SR- TSV- 002476兼容

支持性能专家

（PE）的

一个自适应线路回声消除器具有一个预设的尾线长度的

为16ms ，其可调整在8ms的时间间隔最多64毫秒

声学回声消除器具有一个预设的尾线长度的

24ms ，其可调整在8ms的时间间隔最多64毫秒

EIA- 470 DTMF拨号器

拓正在使用的检测控制

振铃音调发生器

通过AT命令/控制接口命令或直接

函数调用

特征电话应用程序是基于所述DSP5685x家族一个全功能的电话，提供了高度灵活的

框架screenphone和电信服务产品。这种灵活性使得设备制造商能够快速地添加自定义

用户界面和增值的便利功能，如号码和通话记录的目录，声音宣布了来电显示，

和数字应答/分页功能。功能手机应用程序可扩展到支持多线应用

多行会议。与电话网络功能手机的兼容性是全世界呼叫始发，呼叫终止

和免提操作。功能手机类功能与GR- 30 -CORE标准网络兼容（北

美国）。图1示出了功能手机的系统图。

功能手机应用程序的定制框架使用了四个电话的DSP模块。的应用软件中包含

主控制回路和一个实时内核，它管理电话的状态并使得调用专用的PE模块，以

执行各种功能。该应用软件的所有执行开机初始化和缓冲区分配的电话

设备和外设驱动程序和电话之间的模块和硬件驱动程序和通信工具

模块。

特征电话应用程序通过一个良好定义的API的电话模块通信。所有输入的命令和

数据样本通过的包含在函数调用中的三种数据结构1传递到模块。这些数据

结构所使用的模块，以执行其功能，并通过电话的事件，如来电显示信息回

的应用软件。使用AT命令的简单串行控制接口，提供简化的集成到现有的

包含一个主控制器的产品。

功能型手机应用软件

电话模块

- 1型& 2电话功能

- 来电显示分析器

- 回音消除器

- 全双工免提

在线样品

缓冲器

行采样音频采样

DAA控制

缓冲器

SSI和编解码器驱动程序

GPIO驱动程序

UART缓冲区

SCI驱动程序

键盘

（对于TDC1 ）

显示

（对于TDC1 ）

键盘驱动LCD驱动器

图1-1 。软件系统框图

表1-1 。性能

应用

来电显示1-2型软件模块

来电显示分析器软件模块

通用回音消除软件模块

（与8毫秒尾长）

全双工免提电话软件模块

（有24ms尾长）

功能型手机应用软件

计划（字）

2820

1440

850

数据（字）

257

550

800

MIPS

9.6

—

12.0

1650

930

15.0

1760

1310

1.0

屡获殊荣的开发环境

的Processor Expert （ PE）提供了快速应用设计（ RAD ）工具，它结合了易于使用的基于组件的

软件应用程序的创建与专家知识体系。

在CodeWarrior集成开发环境是代码导航，编译和调试一个复杂的工具。

一套完整的评估板（EVM ）和开发系统卡将支持并行工程。

功能手机应用支持与DSP56858EVM及电讯子卡（ TDC1 ）。

总之，PE的CodeWarrior以及EVM的创造方便，快捷，高效的开发一个完整的，可扩展的工具解决方案。

产品文档

DSP56800E参考手册

的56800E架构， 16位内核处理器和订单号详细介绍周边：

指令集

DSP56F800ERM

存储器，外围设备，并在DSP56852的接口的详细描述

订单号：

DSP56852UM

订单号：

DSP5685XUM

订单号：

DSP5685XEVMUM

DSP56852用户手册

DSP5685x用户手册

存储器，外围设备和所述DSP5685x接口中的详细描述

系列器件

在详细地描述了硬件上DSP56858EVM

DSP5685x评估模块

用户手册

针对飞思卡尔DSP5685x

平台

功能手机应用

程序员指南

专注于目标配置的细节飞思卡尔DSP56852和

DSP56858设备

申请文件中的定位手册

介绍了开发环境，软件模块和工具DSP568xx

设备和应用程序编程接口（API）

GR- 30 -CORE ， LSSGR ：话带数据传输接口6.6节（一

LSSGR的模块，FR -64），

Telcordia科技， 1998年12月。

SR- 3004 ，测试准则模拟类型1 ， 2 ， 3和CPE中的说明

www.telcordia.com

SR- INS- 002726 （ADSI ， FR- 12的一个模块），

Telcordia科技， 1995年1月。

SR- TSV - 002476 ， CPE兼容性考虑的话带数据

传输接口，

Telcordia科技， 1999年12月。

包含代码

战士

GR-30-CORE

SR-3004

SR-TSV-002476

订购信息

功能手机应用程序包含在PE 。

飞思卡尔和Freescale标识是飞思卡尔半导体公司的所有其他产品的商标

或服务名称均为其各自所有者的财产。

2005,

飞思卡尔半导体公司

第1版， 1/2005

DSP5685XSFPPB