4.8串行外设接口（ SPI ）时序
表4-9 SPI时序
1
工作条件： V
SS
= V
SSIO
= V
SSA
= 0 V, V
DD
= 1.62-1.98V, V
DDIO
= V
DDA
= 3.0 3.6V ，T
A
= -40 °到+ 120° C，C
L
≤
50pF的，女
op
= 120MHz的
特征
周期
主
SLAVE
使交货时间
主
SLAVE
启用延迟时间
主
SLAVE
时钟（SCLK）高电平时间
主
SLAVE
时钟（ SCLK ）低电平时间
主
SLAVE
需要输入的数据建立时间
主
SLAVE
需要输入数据保持时间
主
SLAVE
访问时间（时间从高阻抗状态的数据有效）
SLAVE
禁止时间（保持时间到高阻抗状态）
SLAVE
数据有效的输出
主
从站（后使边）
数据无效
主
SLAVE
上升时间
主
SLAVE
下降时间
主
SLAVE
1所列的参数设计保证。
符号
t
C
民
最大
单位
SEE
科幻gure
4-21, 4-22,
4-23, 4-24
4-24
25
25
—
12.5
—
12.5
9
12.5
12
12.5
10
2
0
2
5
2
—
—
0
0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
15
9
2
14
—
—
11.5
10.0
9.7
9.0
ns
ns
ns
ns
ns
ns
ns
ns
t
高龄
t
ELG
4-24
t
CH
4-21, 4-22,
4-23, 4-24
4-24
t
CL
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
DS
4-21, 4-22,
4-23, 4-24
4-21, 4-22,
4-23, 4-24
4-24
4-24
4-21, 4-22,
4-23, 4-24
4-21, 4-22,
4-23, 4-24
4-21, 4-22,
4-23, 4-24
4-21, 4-22,
4-23, 4-24
t
DH
t
A
t
D
t
DV
t
DI
t
R
t
F
56857技术数据，版本6
34
飞思卡尔半导体公司
