FAN3100 - 单2A高速，低侧栅极驱动器
应用信息
输入阈值
该FAN3100提供TTL或CMOS输入阈值。在
在FAN3100T ，输入阈值符合行业
标准TTL逻辑门限，独立的V
DD
电压，且有一个滞后电压
大约0.4V 。这些级别允许输入
可以从一个范围的输入逻辑信号电平的驱动
它的电压超过2V被认为是逻辑高电平。该
驱动信号为TTL逻辑电平应该有快速上升
和或下降沿与6V / μs的转换速率快，所以
从0上升时为3.3V应该是550ns或更小。
降低压摆率，电路的噪声可能会导致
驱动器的输入电压超过所述滞后电压
并再次触发驱动器输入，造成工作不稳定。
在FAN3100C ，逻辑输入阈值
依赖于在V
DD
级和，V字形
DD
为12V ，则
逻辑上升沿阈值V约55 ％
DD
和输入下降沿阈约为
Ⅴ的38％
DD
。该CMOS输入配置提供
第V约17 ％的滞后电压
DD
。该
CMOS输入，可与相对缓慢的边缘被使用
（接近直流） ，如果良好的去耦和旁路
技术在系统设计中，以被并入
防止噪音违反输入电压滞后
窗口。这使得通过设置精确的时间间隔
拟合的控制信号和之间的RC电路
IN引脚的驱动程序。缓慢的上升沿在IN
驾驶员的脚引入的延迟
控制信号和所述驱动器的输出管脚。
由于体二极管通常在进行前
MOSFET的接通。
输出引脚的压摆率是由V确定
DD
电压
和输出上的负载。这不是用户可调的，但
如果一个较慢的上升或下降时间在MOSFET门
需要的话，串联电阻可以增加。
图42. MillerDrive 输出架构
欠压锁定
该FAN3100启动逻辑进行了优化，推动地面
引用的N沟道MOSFET具有低电压
锁定（UVLO）功能，以确保在IC启动
有序推进。当V
DD
正在上升，但低于
3.9V操作层面上，这个电路保持输出低电平，
不管输入引脚的状态。部分后
激活时，电源电压必须在下拉0.2V
部分关闭。这种滞后有助于防止颤振
当低V
DD
电源电压有噪声的
电源开关。该结构不适合于
驱动高侧P沟道MOSFET ，因为低
驱动器的输出电压将变成P型沟道
MOSFET与V
DD
下面3.9V 。
静态电源电流
在我
DD
（静态）典型性能曲线图（图9 -
图10及图15 - 图16） ，该曲线是
所有的输入产生浮动（ OUT低）和
表示的最低静态我
DD
当前的测试
配置。对于其他国家，额外的电流流过
通过对输入和输出的100kΩ的电阻器
在该框图中所示
（参见图5 - 图6）。
在这些情况下，实际的静态I
DD
电流的值
从曲线加上这个附加电流获得。
VDD旁路电容指引
为了使该IC打开电源设备上快速，一
本地的，高频率，旁路电容C
BYP
与低
ESR和ESL应连接在VDD之间
和GND引脚以最小的走线长度。该电容
是除了10μF ，以大容量电解电容
47μF经常对驱动器和控制器的偏置电路中。
一个典型的准则选择C的值
BYP
是
保持纹波电压在V
DD
供应
≤5%.
常
实现这一点，其值
≥
相当于20倍
负载电容C
EQV
，此处定义为Q
门
/V
DD
.
0.1μF的陶瓷电容1μF或更大的
常见的选择，因为是电介质，如X5R和
X7R ，其具有良好的温度特性和
高脉冲电流能力。
如果电路的噪声会影响正常运行，值
C
BYP
可增加到50100倍了C
EQV
或
C
BYP
可分成两个电容。每个人都应该是一个
较大的值，是根据等效负载电容，并
其它更小的值，如1-10nF ，装
最接近于VDD和GND引脚携带要求很高的
电流脉冲的频率分量。
www.fairchildsemi.com
14
MillerDrive 栅极驱动技术
FAN3100驱动器纳入MillerDrive
在图42的输出级中所示的体系结构，一
双极性，并且能够MOS器件的组合
提供大电流在很宽的范围内供应
电压和温度变化。双极型器件
携带的大部分电流作为OUT之间摆动
1/3至2/3电压
DD
与MOS器件拉输出到
的高或低轨道。
该MillerDrive 结构的目的是为了
加快提供最高电流开关
米勒平台区域时的栅极 - 漏极中
MOSFET的电容被充电或
排出的导通/关断过程的一部分。
对于有在零电压开关应用
MOSFET的导通和关断的时间间隔，司机
供应高峰值电流的快速切换，即使
虽然米勒平台不存在。这种情况
常发生在同步整流器应用
2007仙童半导体公司
FAN3100 版本1.0.1
