ZL50019
引脚PBGA
数
M13
引脚LQFP
数
41
引脚名称
MOT_INTEL
描述
数据表
Motorola_Intel （可承受5V电压输入，使能内部
拉）
该引脚选择了摩托罗拉，英特尔的微处理器接口
被连接到该设备。当该引脚未连接或
连接到高，则假定摩托罗拉接口。当该引脚为
连接到地，英特尔接口应该被使用。
中断（ 5 V容限三态输出）
这种可编程的低有效输出指示内部
DPLL的工作状态发生了变化。一个外部上拉
电阻器
必须
持有该引脚为高电平。
器件复位（可承受5V电压输入，带内部上拉）
该输入（低电平有效）使器件处于复位状态的
禁止STio0 - 31驱动程序和驱动STOHZ0 - 15
输出为高电平。它还预装有默认值和寄存器
清除所有内部计数器。为了确保正确的复位操作，复位
引脚必须为低电平的时间超过1
s.
当释放复位
信号到该装置中，第一微处理器访问不能采取
放置了至少600
s
由于以稳定所需要的时间
设备，并从掉电状态的晶体振荡器。参考
第17.2条有关详细信息，第46页。
P10
43
IRQ
G2
211
RESET
3.0
设备概述
该器件具有32 ST- BUS / GCI总线输入（ STi0 - 31）和32 ST- BUS / GCI总线输出（ STio0 - 31 ） 。
STio0 - 31也可以被配置为双向引脚，在这种情况下STi0 - 31将被忽略。它是一个非阻挡
数字交换机2048 64kbps的信道，并且能够ST-总线/ GCI总线之间进行速率转换
输入和ST -BUS / GCI总线输出。在ST -BUS / GCI总线输入接收数据速率串行输入数据流
2.048 Mbps的4.096 Mbps的8.192 Mbps和16.384 Mbps的基于每个流的基础。在ST -BUS / GCI总线输出
提供串行数据流以2.048 Mbps的4.096 Mbps和， 8.192 Mbps和16.384 Mbps的数据速率
每个流基础。该装置还提供了16高的阻抗控制输出端（ STOHZ0 - 15） ，以支持
使用外部ST-总线/ GCI总线三态驱动器的用于第一16 ST-总线/ GCI总线输出（ STio0 -15） 。
通过使用卓联的消息模式能力，存储在连接存储器的微处理器的数据可以是
广播到每个信道的基础上输出流。此功能可用于传送控制和状态很有用
信息外部电路或其他ST -BUS / GCI总线设备。
该设备使用ST-总线/ GCI-总线输入帧脉冲（ FPI）和ST -BUS / GCI-总线输入时钟（CKI ）来定义
输入帧边界和定时进行采样ST-总线/ GCI -Bus的输入流与各种数据速率。该
输出的数据流将被带动，并通过FPI和长江基建在分从模式的时序定义。在
相乘的从模式下，输出数据流将通过内部产生的时钟，它被乘以驱动
从内部CKI 。在主控模式下，片上DPLL将驱动输出的数据流，并提供输出时钟
和帧脉冲。参考应用笔记ZLAN -120为工作在不同模式的进一步解释。
当器件处于主模式下，数字锁相环被锁相到一个4数字锁相环的参考信号， REF0 - 三
这是由一个外部8千赫， 1.544兆赫， 2.048兆赫， 4.096兆赫， 8.192兆赫， 16.384 MHz或来源
19.44 MHz的参考信号。片上DPLL还提供抖动衰减，基准切换，参考
监测，自激和保持功能。抖动性能超过了地层4E标准。该
所有的输出时钟的固有抖动小于1纳秒（除了1.544 MHz的输出）。
20
卓联半导体公司
