初步
REV 。 P1.0.1
XRK32309
低成本3.3V零延迟缓冲器
T
ABLE
2: S
ELECT
I
NPUT
D
ECODING
S2
0
0
1
1
N
OTES
:
1.
2.
3.
4.
S1
0
1
0
1
QA0-QA3
三态
驱动的
驱动的
驱动的
QB0-QB3
三态
三态
驱动的
驱动的
FB
[4]
驱动的
驱动的
驱动的
驱动的
O
安输出
S
环境允许
PLL
PLL
参考
PLL
弱上拉了下来。
对所有输出弱上拉了下来。
在这些输入弱上拉。
该输出具有PLL的内部反馈。在此输出上的负载可以被调整，以改变它的倾斜
基准和输出之间。
F
IGURE
3. REF 。我
NPUT TO
QA
X
/ QB
X
D
ELAY VS
. L
OADING
D
。差分之间
FB
和
QA
X
/ QB
X
P
插件
1500
1000
REF输入到QAx / QBX延迟（ PS ）
500
0
-30
-25
-20
-15
-10
-5
0
5
10
15
20
25
30
-500
-1000
-1500
输出装量差异： FB负载 - QAx / QBX负载（PF ）
注意：只有目标，实际表征曲线可能略有不同。
零延迟和偏移控制
为了实现零延迟的输入参考和输出之间，所有的输出，包括FB，必须
即使当FB的输出不被使用同样加载。
被内部连接作为PLL反馈，则FB输出的容性负载相对于另一
输出可以根据图3，本图中所示的特性调整的输入到输出的延迟
供所需的延迟映射到FB之间所需的电容性负载的差异提供了一种工具
感兴趣的时钟输出。
对于零输出到输出偏斜时，输出必须装载同样也是如此。
3
