位置：首页 > IC型号导航 > 首字符D型号页 > 首字符D的型号第227页 > DS89C430-ENL+ > DS89C430-ENL+ PDF资料 > DS89C430-ENL+ PDF资料1第7页
DS89C430/DS89C440/DS89C450
注15 ：
在PMR的时钟分频和倍频晶体控制位决定系统时钟频率，最小/
最大外部时钟速度。术语“ 1 /吨
CLCL
“用在
AC特性
可变定时表从确定
下面的表格。最小/最大外部时钟速度列澄清[ （外部时钟速率）× （乘数） ]不能
超过器件的额定速度。此外，利用晶体倍频功能的建立最少的外部速度。
CD1
0
0
0
1
1
CD0
0
0
1
0
1
外部时钟数
每个系统时钟周期
(1/t
CLCL
)
1/4
1/2
版权所有
1
1024
外部时钟速度
民
5MHz
10MHz
ó
参见AC特性
参见AC特性
最大
8.25MHz
16.5MHz
ó
参见AC特性
参见AC特性
4X/2X
1
0
X
X
X
注16 ：
外部MOVX指令时间取决于的MD2，MD1和MD0位时钟控制寄存器的设定。该
术语“T
STC1
, t
STC2
, t
STC3
“在可变定时表中使用以上是通过使用下面给出的表中的计算。
MD2
0
0
0
0
1
1
1
1
MD1
0
0
1
1
0
0
1
1
MD0
0
1
0
1
0
1
0
1
MOVX指令时间
2个机器周期
3个机器周期
4个机器周期
5个机器周期
6个机器周期
7个机器周期
8个机器周期
9个机器周期
t
STC1
0 t
CLCL
2 t
CLCL
6 t
CLCL
10 t
CLCL
14 t
CLCL
18 t
CLCL
22 t
CLCL
26 t
CLCL
t
STC2
0 t
CLCL
1 t
CLCL
1 t
CLCL
1 t
CLCL
5 t
CLCL
5 t
CLCL
5 t
CLCL
5 t
CLCL
t
STC3
0 t
CLCL
0 t
CLCL
0 t
CLCL
0 t
CLCL
4 t
CLCL
4 t
CLCL
4 t
CLCL
4 t
CLCL
t
STC4
0 t
CLCL
0 t
CLCL
0 t
CLCL
0 t
CLCL
1 t
CLCL
1 t
CLCL
1 t
CLCL
1 t
CLCL
t
STC5
0 t
CLCL
1 t
CLCL
1 t
CLCL
1 t
CLCL
1 t
CLCL
1 t
CLCL
1 t
CLCL
1 t
CLCL
注17 ：
最大负载电容（满足上述定时）对于端口0 ，ALE，
PSEN ， WR ，
和
RD
被限制为60pF 。 XTAL1和XTAL2负荷
电容取决于所选择的晶体的频率。
图1. Nonpage模式时序
XTAL1
ALE
t
CLCL
t
AVLL2
t
LHLL
t
AVLL3
t
LLAX3
t
PLPH
t
PLIV
t
RLRH
t
PLAZ
t
LLAX2
PSEN
RD
t
AVLL
t
LLPL
t
PXIX
t
WHLH
t
LLWL
t
WLWH
WR
t
LLDV
t
LLIV
t
LLAX
t
AVIV0
最低位
MOVX
t
AVDV0
t
RLDV
最低位
数据
t
RHDX
t
RHDZ
最低位
t
AVWL0
t
WHQX
t
QVWX
操作码
最低位
数据
端口0
最低位
MOVX
t
PXIZ
端口2
最高位
t
AVWL2
t
AVDV2
最高位
最高位
t
AVIV2
最高位
最高位
7 48
