位置：首页 > IC型号导航 > 首字符D型号页 > 首字符D的型号第227页 > DS89C430-ENL+ > DS89C430-ENL+ PDF资料 > DS89C430-ENL+ PDF资料1第29页
DS89C430 / DS89C440 / DS89C450超高速闪存微控制器
页模式，外部存储器周期
页面模式保留了基本的电路要求的8051外部存储器接口，但改变
P0和P2的为地址输出和数据输入/输出的过程中外部存储器周期而言配置。
此外， ALE的功能和
PSEN
被改变，以支持这种操作模式。
设置PAGEE （ ACON.7 ）位为逻辑1允许页面模式。清除PAGEE位为逻辑0禁用
页模式和外部总线结构默认为8051扩展总线结构（ nonpage
模式）。在DS89C430支持两种外部总线结构的页面模式。的页模式 - 的逻辑值
选择位艾康寄存器确定外部总线结构和基本的存储器周期中的数
系统时钟。
表6
总结了这一选项。第3选择使用相同的总线结构，但
不同的存储器的周期时间。设置选择位为11b选择其他的总线结构。写访问的ACON
寄存器需要定时访问。
表6页模式选择
页1 ： PAGES0
CLOCKS PER存储周期
PAGE- HIT
1
2
4
PAGE- MISS
2
4
8
外部总线结构
P0 ：主数据总线。
P2 ：主地址总线，多路复用两高字节和
地址低字节。
P0 ：主数据总线。
P2 ：主地址总线，多路复用两高字节和
地址低字节。
P0 ：主数据总线。
P2 ：主地址总线，多路复用两高字节和
地址低字节。
P0 ：低位地址字节。
P2：高地址字节被复用的数据字节。
注意：此设置仅影响外部代码获取;访问
外部数据存储器，需要4个时钟周期，而不管
页面击中或错过。
00
01
10
11
2
4
第一页模式的（页面模式1 ）外部总线结构采用P2作为主地址总线（复用这两个
最显著字节和地址对于每个外部存储器周期中至少显著字节）和P0被
作为主要的数据总线。在外部代码读取， P0是在一个高阻抗状态由处理器召开。运
代码由外部存储器在上升驱动到P0和锁存在外部取指周期结束
边缘
PSEN
。在外部的数据读/写操作， P0用作数据I / O总线。它是在高保持
外部阻抗状态读取数据存储器和外部的过程中写数据存储器的驱动数据。
§
会出现一个页面时，小姐随后地址的最显著的字节是从上不同
地址。外部存储器的机器周期可以是2,4 ，或8的系统时钟在长度为一个页失。
§
页面击中时的后续地址的最显著字节不从上次发生改变
地址。外部存储器的机器周期可以是1 ，2或4个系统时钟在长度为一个页面击中。
在页面击中， P2的驱动地址[0-7 ]的16位地址，而最显著地址字节中所保持的
外部地址锁存器。
PSEN
,
RD
和
WR
选通相应的P0数据总线上的相应操作。
没有ALE断言的页面点击率。
29 48
