文档修订历史记录
表16.文档修订历史（续）
调整
5
日期
4/13/2005
实质性的改变（S ）
章节页码修订。在所有以前的版本，部分编号开始'1'。这些额外的
'1' '被删除。例如，原先编号为第1.8.2变更为8.2 。
7.1节的增值CTE值HCTE包。从2.65毫米修正的最小模块高度
每图17 2.72毫米。
第3节添加HCTE_LGA （ VS包描述符）封装说明这是
HCTE_CBGA （ HX包描述符）去掉球体。
表4概括' HCTE CBGA '列' HCTE “同时包括HCTE_CBGA和HCTE_LGA
封装热特性。
第5节加HCTE_LGA包。该HCTE_LGA具有相同的引脚分配为
CBGA和HCTE_CBGA包。加入侧视图C部分为HCTE_LGA 。
第6节加HCTE_LGA包（ VS包描述符） 。该HCTE_LGA具有相同的
引出线上市的CBGA和HCTE包。
第7.3节，增加HCTE_LGA包的参数。
第7.4节，增加HCTE_LGA包机械尺寸。
表17 -加入HCTE_LGA包（ VS包描述符）到零件编号命名。
4
—
表5 -改变计量测试条件I
OH
从-6mA至-5毫安V
OH
我
OL
从6毫安
到5毫安V
OL
每个产品公告。
第1.8.2修订的有关文字AV
DD
过滤器选择的CBGA封装。
3
—
表6改变的注意事项1 ，指定OV
DD
和L2OV
DD
电源为V通常<5 ％
DD
力。
图17修改图和尺寸指定'盖地区的相对独立的帽
测量。移动单个电容放置到独立的数字。
图18 ，增加了这一数字，显示每个电容器位置和价值。
图22更新的COP连接器图建议在TCK弱上拉电阻。
2
—
公开发布，包括1.1版的变化。
第1.7.2添加的封装电容值。
第1.8.6添加的建议，即强上拉/下拉电阻被上使用
PLL_CFG [0：3 ]的信号。
表8 -去除模输入建立和保持时间。这些输入坚持以通用的输入设置
并保持规范。
图5修订的模输入图显示周围HRESET否定的采样点。
第1.3节，增加HCTE包描述。
图22 ，补充说明6强调的是COP仿真器和目标板需要能够驱动
HRESET和TRST独立地给CPU。
第1.8.2修订的部分HCTE包。添加文本和数字AV
DD
过滤器的CBGA
封装。
节1.8.6除去AACK ，TEA，并从规定的上拉控制信号的TS 。去除TBST
从窥探转移属性列表。 TBST中是一个输出，并且不被窥探。
MPC7410 RISC微处理器硬件规格，版本6.1
飞思卡尔半导体公司
49
