应用信息
MPC9773配置
配置MPC9773达正确配置
内部分隔，以产生所需要的输出
频率。输出频率可表示为
这个公式：
f
OUT
= f
REF
M
÷
N
f
REF
PLL
÷ VCO_SEL
÷N
f
OUT
在指定的频率范围。这个分压器由控制
在VCO_SEL引脚。 VCO_SEL有效地扩展了可用
而其对输出到没有影响的输入频率范围
基准频率比。
输出频率为每个记忆库可以从衍生
VCO的频率和输出分频器：
f
QA [0：3 ]
= f
VCO
÷
（ VCO_SEL
N
A
)
f
QB [0：3 ]
= f
VCO
÷
（ VCO_SEL
N
B
)
f
qc的[0：3 ]
= f
VCO
÷
（ VCO_SEL
N
C
)
表11. MPC9773分频器
÷M
分频器
M
功能
PLL反馈
FSEL_FB [0：3 ]
银行A输出
分频器FSEL_A [0：1 ]
B组输出
分频器FSEL_B [0：1 ]
银行C输出
分频器FSEL_C [0：1 ]
VCO_SEL
÷1
÷2
÷1
÷2
÷1
÷2
÷1
÷2
值
4, 6, 8, 10, 12, 16
8, 12, 16, 20, 24, 32, 40
4, 6, 8, 12
8, 12, 16, 24
4, 6, 8, 10
8, 12, 16, 20
2, 4, 6, 8
4, 8, 12, 16
其中f
REF
是选择输入的参考频率
时钟源（ CCLKO ， CCLK1或PCLK ）中，M是PLL
反馈分频器和N是输出分频器。该PLL
反馈分频器由FSEL_FB配置[2：0 ]和
输出分频器被单独配置为每个输出
由FSEL_A [1：0 ]行， FSEL_B [1：0 ]和FSEL_C [1：0 ]
输入。
参考频率f
REF
和的选择
反馈分频器M由指定的VCO频率的限制
范围内。 F
REF
和M必须被配置为匹配所述VCO
200至480兆赫的，以实现稳定的频率范围
PLL操作：
f
VCO ， MIN
≤
(f
REF
VCO_SEL
M)
≤
f
VCO ， MAX
该PLL后分频器VCO_SEL要么是一个除以1
或除以2并且可用于位于所述VCO成
N
A
N
B
N
C
表11
示出了各个锁相环的反馈和输出
除法器，和
科幻gure 3
和
图4
显示示例
配置为MPC9773 。
f
REF
= 33.3兆赫
CCLK0
CCLK1
CCLK_SEL
1 VCO_SEL
FB_IN
11
00
00
101
FSEL_A [1 ：0]的
FSEL_B [1 ：0]的
FSEL_C [1 ：0]的
FSEL_FB [2 ：0]的
质量保证[3：0 ]
QB [3 ：0]的
QC [3：0 ]
QFB
33.3兆赫
100兆赫
200兆赫
f
REF
= 25 MHz的
CCLK0
CCLK1
CCLK_SEL
1 VCO_SEL
FB_IN
00
00
00
011
FSEL_A [1 ：0]的
FSEL_B [1 ：0]的
FSEL_C [1 ：0]的
FSEL_FB [2 ：0]的
质量保证[3：0 ]
QB [3 ：0]的
QC [3：0 ]
QFB
62.5兆赫
62.5兆赫
125兆赫
MPC9773
33.3兆赫（反馈）
MPC9773
25兆赫（反馈）
的MPC9773示例配置（反馈
QFB = 33.3兆赫，女
VCO
= 400兆赫， VCO_SEL =
÷1,
M = 12 ，N
A
= 12, N
B
= 4, N
C
= 2).
频带
输入
QA输出
QB输出
QC输出
民
16.6兆赫
16.6兆赫
50兆赫
100兆赫
最大
40 MHZ
40 MHZ
120兆赫
240兆赫
的MPC9773示例配置（反馈
QFB = 25兆赫，女
VCO
= 250兆赫， VCO_SEL =
÷1,
M = 10 ，N
A
= 4, N
B
= 4, N
C
= 2).
频带
输入
QA输出
QB输出
QC输出
民
20兆赫
50兆赫
50兆赫
100兆赫
最大
48兆赫
120兆赫
120兆赫
240兆赫
图3.配置实例
图4.示例配置
MPC9773
8
高级时钟驱动器设备数据
飞思卡尔半导体公司
