表10. AC特性
(V
CC
= 3.3 V± 5 ％ ，T
A
= -40 ° C至85°C ）
(1), (2)
符号
f
REF
特征
输入参考频率
÷
4反馈
÷
6反馈
÷
8反馈
÷
10反馈
÷
12反馈
÷
16反馈
÷
20反馈
÷
24反馈
÷
32反馈
÷
40反馈
民
50.0
33.3
25.0
20.0
16.6
12.5
10.0
8.33
6.25
5.00
典型值
最大
121.2
80.8
60.6
48.5
40.4
30.3
24.2
20.2
15.1
12.1
250
200
÷
2 OUTPUT
÷
4输出
÷
6输出
÷
8 OUTPUT
÷
10输出
÷
12个输出
÷
16个输出
÷
20输出
÷
24输出
100.0
50.0
33.3
25.0
20.0
16.6
12.5
10.0
8.33
485
242.5
121.2
80.8
60.6
48.5
40.4
30.3
24.2
20.2
20
PCLK ， PCLK
PCLK ， PCLK
400
1.2
2.0
1.0
–3
–4
–166
+3
+4
+166
100
100
100
250
(T÷2) –200
0.1
T÷2
(T÷2) +200
1.0
8.0
8.0
150
100
÷
4反馈
÷
6反馈
÷
8反馈
÷
10反馈
÷
12反馈
÷
16反馈
÷
20反馈
÷
24反馈
÷
32反馈
÷
40反馈
11
86
13
88
16
19
21
22
27
30
1000
V
CC
– 0.9
单位
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
mV
V
ns
ns
°
°
ps
ps
ps
ps
ps
ps
ns
ns
ns
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
（ VCO = 400兆赫）
0.55 2.4 V
0.8至2.0V
PLL锁定
LVPECL
LVPECL
PLL锁定
条件
PLL锁定
PLL旁路
输入参考频率的PLL旁路模式
f
VCO
f
最大
VCO频率范围
输出频率
f
STOP_CLK
V
PP
V
CMR
t
PW ， MIN
t
R
, t
F
t
()
串行接口的时钟频率
峰 - 峰值输入电压
共模范围
(3)
输入指令脉冲宽度
(4)
CCLKx输入上升/下降时间
(5)
传播延迟（静态相位偏移）
(6)
6.25兆赫< F
REF
< 65.0兆赫
65.0兆赫< F
REF
< 125兆赫
f
REF
= 50 MHz和反馈=
÷8
输出至输出扭曲
(7)
在QA输出
在QB输出
QC输出内
所有输出
t
SK （ O）
DC
t
R
, t
F
t
PLZ ， HZ
t
PZL ， LZ
t
JIT （ CC ）
t
JIT （ PER ）
t
JIT （ φ ）
输出占空比
(8)
输出上升/下降时间
输出禁止时间
输出使能时间
周期到周期抖动
(9)
周期抖动
(10)
I / O的相位抖动RMS （ 1
σ)
(11)
MPC9773
6
高级时钟驱动器设备数据
飞思卡尔半导体公司
