飞思卡尔半导体公司
MPC9351
针对这个范围。需要在要满足的关键参数
最终的滤波器设计是穿过串联的直流电压降
滤波器电阻RF 。从数据表中的ICCA电流（
电流通过VCCA管脚来源）通常3毫安（ 5毫安
最大） ，假设最小2.325V的（Vcc = 3.3V
或VCC = 2.5V）必须保持在VCCA管脚。该
如图电阻RF 6. “ VCCA电源滤波器”
必须具有的270 （Vcc = 3.3V ）或9-10的电阻
（ Vcc = 2.5V） ，以满足电压降准则。
技术在生产线的末端与终止信号
50Ω电阻到VCC
÷2.
这种技术绘制直流电流的一个相当高的水平，并
因此，只有一个单一的终止线可以由每个驱动
输出的MPC9351时钟驱动器。对于该系列终结
但是情况没有直流电流消耗，从而输出
可以驱动多个系列的终结线。图7. “单
与双线路“说明了一个输出驱动
单一系列终止线与两个系列终止
线平行。如果采取极端的扇出
MPC9351的时钟驱动器，由于有效地增加了一倍
能力来驱动多行。
W
W
RF = 270Ω为VCC = 3.3V
RF = 9-10Ω为VCC = 2.5V
RF
VCC
CF = 1
F
为VCC = 3.3V
CF = 22
F
为VCC = 2.5V
VCCA
CF
10 nF的
MPC9351
VCC
33 ... 100 nF的
IN
飞思卡尔半导体公司...
MPC9351
产量
卜FF器
14
RS = 36Ω
ZO = 50Ω
OUTA
图6. VCCA电源滤波器
用于RF和与所述滤波电容器的最小值
CF是由所要求的滤波器特性，定义为：在钢筋混凝土
过滤器应提供的衰减大于40分贝
噪声的频谱含量是100KHz以上。在
如图6所示， “ VCCA电源例如RC滤波器
过滤“ ，该滤波器的截止频率为约3-5千赫，而
噪声衰减在100 kHz的比42分贝更好。
作为噪声频率跨过串联谐振点
单个电容器的整体阻抗开始看
电感，从而增加了随着频率的增加。该
如图并联电容器的组合确保了低
阻抗的接地路径存在频率远高于
PLL的带宽。虽然MPC9351具有
几个设计特点，以尽量减少易患
电源噪声（隔离电源和理由，并充分
差，PLL）仍可能存在于其中的应用程序
整体性能正在因系统电源降级
电源噪声。在讨论的电源滤波方案
这部分应足以消除电源
噪音方面的问题，在大多数设计中。
行车线路
在MPC9351时钟驱动器是专为驱动高
速度信号在端接的传输线的环境。
以提供最佳的灵活性给用户的输出
司机被设计为具有最低阻抗
可能。与20Ω小于一个输出阻抗
驱动器可驱动并联或串联端接
传输线。有关传递更多信息，
线的读者可参考摩托罗拉应用笔记
AN1091 。在大多数高性能时钟网络
的信号点对点的分布是选择的方法。
在点至点计划要么系列终止或并行
端接的传输线都可以使用。并行
IN
MPC9351
产量
卜FF器
14
RS = 36Ω
ZO = 50Ω
OutB0
RS = 36Ω
ZO = 50Ω
OutB1
图7.单与双线路
波形图如图8所示。 “单与双行
端接波形“显示的模拟结果
输出驱动一行与两行。在这两种情况下
的MPC9351输出缓冲器的驱动能力大于
足以驱动50Ω传输线对事件
边缘。注意，从在仿真一个在延时测量
只有43ps三角洲两个不同负载之间存在
输出。这表明，双重线驱动不必是
专门用于维持严格的输出至输出扭曲
的MPC9351 。在图8中的“单输出波形
与双线路端接波形“显示了步
的波形，该步骤所造成的阻抗
不匹配见过寻找到驱动程序。并行
的36Ω串联电阻与输出的组合
阻抗不匹配的并联组合
线路阻抗。电压波形发射上下两个
线将等于：
VS = （ Z0
÷
（ RS + R0 + Z0 ） ）
= 50 || 50
= 36 || 36
= 14
= 3.0 ( 25
÷
(18+17+25)
= 1.31V
在负载端的电压将增加一倍，由于邻近
团结反射系数，为2.6V 。然后，它会增加
对静态3.0V的步骤由一个圆形分离
行程延迟（在这种情况下4.0ns ） 。
VL
Z0
RS
R0
VL
摩托罗拉
欲了解更多有关该产品，
8
转到： www.freescale.com
时序解决方案
