Spartan-3系列FPGA系列：功能描述
“广”字，形成“窄”字。当数据总线
宽度为8位或更大，额外奇偶位变得可用
能。总的数据路径（瓦特）的宽度的总和
DI / DO总线宽度和任何奇偶校验位（对） 。
为DI所做的宽度选择/ DO总线确定
的地址线根据关系式数
如下表示：
R = 14 - [日志（瓦特 - 对） /数（2）]
(1)
反过来，地址线的数目限定的总num-
误码率的可寻址位置（n）或深度根据
下面的等式：
表10：
端口宽高比为端口A或B
DI / DO总线宽度
（W - P位）
1
2
4
8
16
32
DIP / DOP
总线宽度（对位）
0
0
0
1
2
4
总数据路径
宽度（W位）
1
2
4
9
18
36
地址总线
宽度（R位）
14
13
12
11
10
9
数
寻址
位置（ N）
16,384
8,192
4,096
2,048
1,024
512
块RAM
容量
（比特）
16,384
16,384
16,384
18,432
18,432
18,432
n = 2
r
R
(2)
w的和正的产品得到了总块RAM容量。
等式（1）和（2）表明，作为数据总线的宽度
增加时，地址线的数目随着num-
可寻址存储器单元误码率减小。使用
允许DI / DO总线宽度为输入这些方程
提供的总线宽度和存储器容量的措施
所示
表10 。
块RAM数据操作
写入数据和从RAM块存取数据
所发生的独立同步操作
每两个端口。
的波形来执行写操作示于顶端
一半的
图9 ，图10 ，
和
图11 。
当WE
和EN信号使CLK的有效边沿，在所述数据
DI输入总线写入的块RAM地址
由ADDR线。
有许多不同的条件下的数据
可以在输出端DO被访问。基本的数据访问
总是发生在我们输入无效。在这种
条件下，存储在存储器中的位置数据通过寻址
ADDR的线穿过的透明输出锁存
在DO输出。基本的数据访问的时间是
中的各部分示出
图9 ，图10 ，
和
图11
期间我们为低。
上的DO输出assert-时的数据也可以访问
荷兰国际集团的WE输入。这是通过使用两个不同的实现
属性：
选择WRITE_FIRST属性，数据被写入到
在启用的积极CLK边缘寻址的存储器位置
并且也传递给DO输出。 WRITE_FIRST时机
中示出的部
图9
期间我们为高。
16
40
www.xilinx.com
DS099-2 （ V1.3 ） 2004年8月24日
初步产品规格
