Spartan-3系列FPGA系列：功能描述
所述DCI特征独立地进行操作的每个的
设备的八家银行。每家银行都有一个"N"参考引脚
（ VRN ）和"P"参考引脚（ VRP ） ，校准驱动器
和终端电阻。使用DCI标只有当
准在某银行做这两个引脚的功能如VRN
和VRP 。当不使用DCI标准，这两个引脚功能
化作为用户I / O 。如图
图3中，
添加一个外部基准
erence电阻拉VRN引脚至V
CCO
而另一
参考电阻拉VRP针下降到GND 。两
电阻器具有相同的值 - 一般为50欧姆 -
用1 ％的容差，这是任一特征
线的阻抗或两倍，这取决于对DCI
标准中使用。具有CON组符号名的标准
包括作为字母“ DV2 ”使用参考电阻值，
线路阻抗的两倍。 DCI调节输出驱动
阻抗相匹配的参考电阻器“值或半
即，根据该标准。 DCI始终调整
片内端接电阻直接匹配参考
电阻器的价值。
R
在这些包中的Spartan- 3器件支持8个不知疲倦
吊灯V
CCO
耗材。
BANK 0
7银行
银行1
2银行
6银行
5银行
4银行
DS099-2_03_082104
图4：
Spartan-3系列I / O组（俯视图）
相比之下， 144引脚薄型四方扁平封装（ TQ144 ）封装
年龄的关系V
CCO
内部的一对银行的上一起
该装置的每一侧。例如，在V
CCO
银行0
在V
CCO
央行1号线连接在一起。相互关联的
银行对是0/1 ，2/3 ， 4/5 ， 6/7和。其结果是， Spartan-3系列
在TQ144包支持设备四个独立
V
CCO
耗材。
一八
I / O组
VCCO
R
REF
(1%)
VRN
VRP
R
REF
(1%)
Spartan-3系列的兼容性
DS099-2_04_082104
图3：
参考电阻的连接（R
REF
)
指导使用DCI标准对银行的规则如下
如下所示：
1.不超过一个单1 DCI I / O标准
终止是每家银行允许的。
2.不超过一个分裂1 DCI I / O标准
终止是每家银行允许的。
3.单终止，分裂终端，受控
阻抗驱动程序，并控制阻抗驱动器
与半阻抗可以共存于同一家银行。
参见
IOB中的组织进入银行，
第8页。
内的Spartan-3系列，所有产品的引脚兼容
由包。当需要为未来的逻辑资源输出
生长的Spartan-3器件的容量在目前的使用中，一个
在同一封装较大的装置可以作为一个直接
更换。大型设备可能会增加额外的V
REF
和V
CCO
线，以支持更大数目的I / O 。在较大的
设备，更多的引脚可以从用户I / O至V转换
REF
线。
此外，额外的V
CCO
线键合出引脚分别为
在较小的设备“未连接” 。因此，重要的是
在执行局的最初的时间规划未来的升级
设计铺设了连接到额外的引脚。
在Spartan-3系列不引脚兼容任何previ-
OU中的Xilinx FPGA系列。
规则关于银行
当分配I / O的银行，它遵循的是非常重要的
下面V
CCO
规则：
1.不留V
CCO
引脚悬空在FPGA上。
2.将所有V
CCO
与相关线（互连）
银行到相同的电压电平。
3. V
CCO
用于所有标准的级别分配给
我/的（相互连接）银行（S ）的O都必须同意。该
Xilinx公司开发的软件会检查这个。表
4, 5,
和
6
标准描述了如何使用不同的V
CCO
供应量。
IOB中的组织进入银行
的IOB被分配在八个银行，从而使各侧
该设备具有两个存储体，如图
图4中。
所有
封装，每家银行都有独立的V
REF
线。为
例如，V
REF
银行3线是独立的从V
REF
行会的所有其他银行。
对于非常薄四方扁平封装（ VQ ） ，塑料四方扁平
包（ PQ ） ，细间距薄型球栅阵列（ FT ）和细
间距球栅阵列（ FG ）封装，每家银行都有德迪
cated V
CCO
线。例如，在V
CCO
银行7线
从V分离
CCO
行会的所有其他银行。因此，
8
40
www.xilinx.com
DS099-2 （ V1.3 ） 2004年8月24日
初步产品规格
3银行
