位置:首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第214页 > XC3S400-4FG1156C > XC3S400-4FG1156C PDF资料 > XC3S400-4FG1156C PDF资料5第11页

Spartan-3系列FPGA的1.2V系列:功能描述。
R
DCM
180 0
FDDR
D1
Q1
CLK1
钳位二极管总是分别连接到焊盘,而不管
的信号标准的选择。二极管的存在lim-
Spartan-3系列的I / O ,其耐受高电压信号的能力
老少皆宜。在V
IN
绝对最大额定值
表1
in
模块三:
DC和开关特性
指定
电压范围的I / O可以容忍。
压摆率控制和驱动强度
两个选项,快与慢,控制输出压摆率。
快选件支持输出开关在一个较高的速度。
缓慢的选项减少了总线瞬态。这些选项
只使用LVCMOS或LVTTL之一时可用
标准,其也提供多达七个不同等级的
电流驱动强度:2,4 ,6,8 ,12,16 ,和24毫安。选择能使
荷兰国际集团在适当的驱动力水平的又一途径
尽量减少总线瞬变。
表3
显示驱动能力的LVCMOS和
LVTTL标准支持。快速选项是表示
附加输出缓冲器符号之后的"F"属性
OBUF或双向缓冲符号IOBUF 。慢
选择附加的"S"属性。在milliam-驱动力
佩雷斯随后的压摆率特性。例如,
OBUF_LVCMOS18_S_6或IOBUF_LVCMOS25_F_16 。
表3:
可编程的输出驱动电流
信号
标准
LVCMOS12
LVCMOS15
LVCMOS18
LVCMOS25
LVCMOS33
LVTTL
电流驱动(毫安)
2
4
6
8
-
12
-
16
-
-
24
-
-
-
DDR多路复用器
Q
D2
Q2
CLK2
DS099-2_02_070303
图2:
时钟的DDR寄存器
上拉和下拉电阻
可选的上拉和下拉电阻的目的是
建立高和低的水平,分别为未使用的I / O 。
上拉电阻可选弱连接每个IOB板
到V
CCO
。弱下拉电阻所连接可选
每个焊盘到GND 。这些电阻器被放置在一个设计
使用上拉和下拉符号,在原理图
马蒂奇,分别。它们也可以被实例化为的COM
ponents ,设置为约束条件,或通过在HDL属性
代码。这些电阻器,也可以选择所有未使用的
I / O使用的比特流发生器( BitGen )选项Unused-
引脚。在HSWAP_EN低逻辑电平激活上拉
在配置过程中的所有I / O电阻。
边界扫描功能
所有Spartan - 3的IOB支持边界扫描测试相容
IBLE与IEEE 1149.1标准。看
边界扫描
(JTAG)模式,
第36页
了解更多信息。
弱保持电路
每个I / O都有保留一个可选的弱保持电路
在所有的驱动程序后,行的最后一个逻辑电平已经转身
关。这让公交线路浮动的时候都是有用的
连接驱动器处于高阻抗状态。此功能
化是摆在利用对方门将符号的设计。
上拉和下拉电阻覆盖弱门将
电路。
的SelectIO信号标准
将IOB支持17种不同的单端信号标
dards ,如在列
表4 。
此外,多数的
的IOB可以支持任何6昼夜温差的具体成对使用
髓鞘信号标准,如图
表5 。
所需
标准选择通过将相应的I / O库
符号或组件到FPGA设计。例如,
名为IOBUF_LVCMOS15_F_8符号代表
双向I / O到的1.5V LVCMOS信号标准
已被分配。压摆率和电流驱动设置
以快速8毫安分别。
再加上放置相应的I / O符号,二克斯特
应受施加的电压电平,V
CCO
和V
REF
选择
所需信号的标准。在V
CCO
线提供电流的
输出驱动器。在这些线路上的电压决定了
DS099-2 ( V1.2 ) 2003年7月11日
先期产品技术说明
ESD保护
钳位二极管保护所有设备垫免受伤害
静电放电( ESD)以及电压过高
瞬变。每个I / O有两个钳位二极管:一个二极管
延伸的P-to -N从垫到V
CCO
和第二二极管
延伸N到P从垫板到GND。在操作期间,
这些二极管通常被偏置在截止状态。这些
4
40
www.xilinx.com
1-800-255-7778