位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第640页 > AT89C5132-ROTIL > AT89C5132-ROTIL PDF资料 > AT89C5132-ROTIL PDF资料1第14页
图6-4 。
PLL框图和符号
PLLCON.1
PFILT
PLLEN
N分频器
OSC
时钟
N6:0
Up
PFLD
下
PLOCK
PLLCON.0
卫生防护中心
VREF
VCO
PLL
时钟
R分频器
R9:0
PLL
时钟
OSCCLK
×
(
R + 1
)
-
PLLCLK
=
----------------------------------------------
N+1
PLL时钟符号
图6-5 。
PLL过滤器连接
PFILT
R
C1
C2
V
SS
6.3.2
PLL编程
V
SS
PLL被使用在图6-6所示的流程进行编程。只要时钟产生是
启用时，用户必须等待，直到锁定指示器被设置为确保在时钟输出是稳定的。该
PLL时钟频率将依赖于该音频接口的时钟频率。
图6-6 。
PLL编程流程
PLL
程序设计
配置分频器
N6 ：0 = xxxxxxb
R 9 ：0 = xxxxxxxxxxb
启用PLL
PLLRES = 0
PLLEN = 1
PLL锁定？
PLOCK = 1 ？
6.4
注册
表1中。
CKCON注册
14
AT89C5132
4173E–USB–09/07
