位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第883页 > HYS72T64000HP-2.5-B > HYS72T64000HP-2.5-B PDF资料 > HYS72T64000HP-2.5-B PDF资料1第19页
互联网数据表
HYS72T[64/128/256]xxxHP–[25F/2.5/3/3S/3.7]–B
240引脚注册DDR2 SDRAM
参数
符号
DDR2–800
分钟。
马克斯。
0.6
—
—
0.6
—
—
—
—
—
—
—
单位
记
1)2)3)4)5)6)7)
8)
阅读后同步
内部读取到预充电命令延迟
写序言
写后同步
写恢复时间
内部写读命令延迟
退出掉电读命令
主动退出掉电模式下读取命令
（慢射，更低的功耗）
退出预充电掉电任何有效
命令（除NOP或取消除外）
退出自刷新到非读命令
退出自刷新读取命令
写命令DQS相关的时钟边缘
t
RPST
t
RTP
t
WPRE
t
WPST
t
WR
t
WTR
t
XARD
t
XARDS
t
XP
t
XSNR
t
XSRD
WL
0.4
7.5
0.35
0.4
15
7.5
2
8 - AL
2
t
CK.AVG
ns
28)30)
31)
t
CK.AVG
—
t
CK.AVG
—
ns
ns
NCK
NCK
NCK
ns
NCK
NCK
31)
31)32)
—
—
—
31)
t
RFC
+10
200
RL = 1
—
—
1 ）有关详细信息和注意事项请参阅相关的奇梦达的组件数据表
2)
V
DDQ
= 1.8 V ± 0.1V;
V
DD
= 1.8 V ± 0.1 V.
3 ）定时未指定的是非法的，并且这样的事件后，为了保证正确的操作，所述DRAM必须关机
然后，通过指定的初始化序列之前重新启动正常操作可以继续。
4 ）时序，保证以2.0 V / ns的CK / CK差分压摆率。对于DQS信号的时间，保证了差分压摆
率2.0 V /差分频闪模式和单端模式1 V / ns的压摆率纳秒。
5）将CK / CK输入参考电平（用于定时参考CK / CK）为在该点CK和CK交叉。在DQS / DQS ， RDQS / RDQS ，
输入参考电平，当差分选通模式的交叉点。
6 ）输入无法识别为有效，直到
V
REF
稳定。在之前的期间
V
REF
稳定， CKE = 0.2×
V
DDQ
被识别为低电平。
7）的输出时序参考电压电平是
V
TT
.
8 ）新的单位， “
t
CK.AVG
“和” NCK “ ，在DDR2-667和DDR2-800介绍。单位“
t
CK.AVG
'表示实际
t
CK.AVG
输入时钟的
下操作。部“ NCK '表示在输入时钟的一个时钟周期，计数实际的时钟边沿。另外，在DDR2 400和
DDR2-533 ， “
t
CK
“用于两个概念。例如：
t
XP
= 2 [ NCK ]的意思;如果掉电退出登记在Tm ，激活命令
可以在Tm + 2注册，即使（ Tm为+2 - Tm）为2×
t
CK.AVG
+
t
ERR.2PER(Min)
.
9 ）当设备与输入时钟抖动操作，此参数需要根据实际降额
t
ERR(6-10per)
的输入时钟。 （输出
降额是相对于SDRAM的输入时钟。）例如，如果测量的抖动成DDR2-667 SDRAM具有
t
ERR(6-10PER).MIN
= – 272
PS和
t
ERR （ 6 10PER ）的.max
= + 293 PS ，然后
t
DQSCK.MIN （降低额定功率减）
=
t
DQSCK.MIN
–
t
ERR(6-10PER).MAX
= - 400 PS - 293 PS = - 693 ps和
t
DQSCK.MAX （降低额定功率减）
=
t
DQSCK.MAX
–
t
ERR(6-10PER).MIN
= 400 + PS 272 PS = + 672 ps的。同样，
t
LZ.DQ
为DDR2-667额定值下降到
t
LZ.DQ.MIN （降低额定功率减）
= - 900 PS - 293 PS = - 1193 ps和
t
LZ.DQ.MAX （降低额定功率减）
= 450 + PS 272 PS = + 722 ps的。 （注意在MIN / MAX使用！ ）
10 ）输入时钟抖动规格参数。这些参数被称为“输入时钟抖动指标参数”以及这些参数应用于
DDR2-667和DDR2-800只。指定的抖动是一个随机抖动满足高斯分布。
11 ）这些参数每它们的平均值指定，但是应当理解的是，平均定时之间的关系，并
绝对瞬时间拥有所有的时间（ min以下SPEC的。和值将用于计算） 。
12)
t
CKE.MIN
3个时钟周期意味着CKE必须在三个连续正时钟边沿登记。 CKE必须保持在有效的输入电平的
整个时间才能实现注册的3个时钟。因此，任何CKE过渡期后， CKE可能无法从它的有效电平转换期间
的时间周期
t
IS
+ 2 x
t
CK
+
t
IH
.
13 ） DAL = WR + RU {
t
RP
（ NS ） /
t
CK
（ NS ） }，其中RU表示一轮上涨。 WR是指存储在所述梁的tWR的参数。为
t
RP
如果结果
分工是不是已经是一个整数，四舍五入到下一个最大整数。
t
CK
指该应用程序的时钟周期。示例：
DDR2-533的
t
CK
= 3.75与NS
t
WR
编程为4个时钟周期。
t
DAL
= 4 + （15纳秒/ 3.75纳秒）时钟= 4 + （4）个时钟= 8个时钟周期。
14)
t
DAL.nCK
= WR [ NCK ] +
t
nRP.nCK
= WR + RU {
t
RP
[ PS ] /
t
CK.AVG
[PS] }，其中， WR为在电子病历中编程的值。
15 ）输入波形时序
t
DH
具有差分数据选通信启用致辞[位10 ] = 0时，从所述差分数据选通信号的交叉点，以引用的
在输入信号交叉
V
IH.DC
对于一个下降的信号，并从所述差分数据选通信号的交叉点与输入信号电平相交
在
V
IL.DC
对于一个上升信号电平施加到被测器件。 DQS ， DQS信号必须是单调的
V
IL.DC.MAX
和
V
IH.DC.MIN
。看
网络连接gure 3 。
16)
t
DQSQ
：由数据引脚歪斜和输出模式的影响，并且向输出驱动器的n沟道型变异p沟道以及输出
在任何给定的周期的DQS / DQS和DQ的关联之间的转换速率不匹配。
修订版1.1 ， 2007-03
03292006-EO3M-LEK7
19
