位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第33页 > TMS320VC5506ZHH > TMS320VC5506ZHH PDF资料 > TMS320VC5506ZHH PDF资料1第101页
电气规格
5.14.3
作为McBSP的SPI主模式或从时序
表5-27到表5-34假设检验在推荐工作条件下（见图5-26通过
图5-29 ） 。
表5-27 。作为McBSP的SPI主模式或从时序要求（ CLKSTP = 10B ， CLKXP = 0 ）
主
号
MC23
MC24
MC25
TSU （ DRV- CKXL ）
日（ CKXL - DRV ）
TSU （ FXL - CKXH ）
TC （ CKX ）
建立时间， DR前CLKX低有效
保持时间， DR后CLKX低电平有效。
建立时间， FSX低前高CLKX
民
15
0
最大
SLAVE
民
3 6P
3 + 6P
5
16P
最大
单位
ns
ns
ns
ns
MC26
周期时间， CLKX
2P
对于所有SPI从机模式， CLKG通过设置CLKSM = CLKGDV = 1编程为CPU时钟的1/2。
P = 1 / CPU的时钟频率。例如，在108 MHz的运行部件时，使用P = 9.26纳秒。
表5-28 。作为McBSP的SPI主模式或从开关特性（ CLKSTP = 10B ， CLKXP = 0 ）
MASTER§
号
MC27
MC28
MC29
MC30
MC31
TD （ CKXL - FXL ）
TD （ FXL - CKXH ）
TD （ CKXH - DXV ）
TDIS （ CKXL - DXHZ ）
TDIS （ FXH - DXHZ ）
参数
延迟时间， CLKX低到FSX low
延迟时间， FSX低到CLKX高＃
延迟时间， CLKX高到DX有效。
禁止时间， DX下面从最后一个数据位的高阻抗
CLKX低
禁止时间， DX下面从FSX最后一个数据位的高阻抗
高
民
T5
C5
4
C4
最大
T+5
C+5
6
C+4
3P+ 4
3P + 19
3P + 3
5P + 15
SLAVE
民
最大
单位
ns
ns
ns
ns
ns
MC32 TD （ FXL - DXV ）
延迟时间， FSX低到DX有效。
3P + 4 3P + 18
ns
对于所有SPI从机模式， CLKG通过设置CLKSM = CLKGDV = 1编程为CPU时钟的1/2。
P = 1 / CPU的时钟频率。例如，在108 MHz的运行部件时，使用P = 9.26纳秒。
§ T = CLKX周期= （ 1 + CLKGDV ） * 2P
C = CLKX低脉冲宽度= T / 2时， CLKGDV是奇数或零和= （ CLKGDV / 2 ） * 2P时CLKGDV是偶数
FSRP = FSXP = 1。作为SPI主， FSX反转为低电平有效从使能输出。作为一个奴隶，在上FSX低电平有效的信号输入
和FSR的内部使用之前反转。
CLKXM = FSXM = 1 ， CLKRM = FSRM = 0，主多通道缓冲串口
CLKXM = CLKRM = FSXM = FSRM = 0为奴隶的McBSP
＃ FSX应该低前时钟的上升沿，使从属设备，然后开始在主时钟的上升沿SPI传输
（ CLKX ） 。
最低位
CLKX
MC28
MC27
FSX
MC31
MC30
DX
位0
MC23
MC24
DR
位0
位（ n-1个）
(n2)
(n3)
(n4)
MC32
位（ n-1个）
(n2)
(n3)
(n4)
MC29
MC25
最高位
MC26
图5-26 。 McBSP的时序为SPI Master或Slave ： CLKSTP = 10B ， CLKXP = 0
2006年10月 - 修订2008年1月
SPRS375C
101
