位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第0页 > LM3S8730-IQN50-A0 > LM3S8730-IQN50-A0 PDF资料 > LM3S8730-IQN50-A0 PDF资料2第26页
结构概述
图1-1 。愤怒的Stellaris阶层家庭高级框图
32
JTAG
256 KB闪存
ARM
皮质
-M3
32
NVIC
社署
50兆赫
64 KB SRAM
时钟，复位
系统控制
串行接口
3个UART
系统定时器
2 SSI / SPI
10/100以太网
MAC + PHY
2罐
个GPIO
2 I
2
C
R
T
C
系统
4定时器/ PWM / CCP
每个32位或2×16位
看门狗定时器
电池支持
蛰
运动控制
2正交
编码器输入
6个PWM输出
定时器
LDO电压
调节器
3模拟
比较
10位ADC
8通道
1 MSPS
温度传感器
类似物
比较
PWM
发电机
PWM
打断
死区
发电机
1.4
功能概述
下面的小节给出了LM3S8730微控制器特性的概述。该
括号中的页码指出该特性进行了详细的讨论。订购和支持
信息可以在“订购和联系信息”在502页中找到。
26
初步
2007年9月2日
