位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第690页 > LM3S811-IQN50 > LM3S811-IQN50 PDF资料 > LM3S811-IQN50 PDF资料1第24页
结构概述
–
假起始位检测
–
行中止的产生和检测
ADC
–
独立和差分输入配置
–
为单端输入时4个10位的通道（输入）
–
500000样本的采样率/秒
–
灵活的，可配置的模拟到数字转换
–
从一到8个入口长四个可编程的采样转换序列，
相应的转换结果FIFO
–
每个序列由软件或者内部事件（定时器，模拟比较器， PWM触发
或GPIO ）
模拟比较器
–
一个独立的集成模拟比较器
–
输出可配置为：驱动输出管脚或产生中断或启动ADC
采样序列
–
比较外部输入管脚和外部输入管脚或内部可编程的电压
参考
I
2
C
–
主机和从机接收和发送操作的速度可达100Kbps的中
在快速模式标准模式和400 Kbps的
–
中断产生
–
主机带有仲裁和时钟同步功能，支持，和7位
寻址模式
PWM
–
个PWM发生器模块，
每
有一个16位计数器，两个比较器，一个PWM
发生器，以及一个死区发生器
–
1个16位计数器
在递减或递增/递减模式下运行
由一个16位的装载值的输出频率控制
负载值的更新可以同步
产生输出信号在零负载值
比较器值的更新可以同步
在匹配的输出信号
输出PWM信号是基于作为该计数器的结果的行为构成
而比较器的输出信号
产生两个独立的PWM信号
–
两个比较器
–
PWM发生器
–
死区发生器
24
初步
2006年10月8日
