位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > ATT3064-100H132I > ATT3064-100H132I PDF资料 > ATT3064-100H132I PDF资料3第66页
ATT3000系列现场可编程门阵列
数据表
1997年2月
电气特性
（续）
DIN
n位
1 T
DCC
2 T
CCD
位n + 1
5 T
CCL
CCLK
4 T
CCH
DOUT
（输出）
位n - 1
3 T
CCO
n位
5-3130(F)
图39.从模式开关特性
表29.从模式开关特性
商业： V
CC
= 5.0 V± 5 ％ ; 0 ℃，
≤
T
A
≤
70 ℃;工业： V
CC
= 5.0 ± 10%, –40 °C
≤
T
A
≤
+85 °C.
信号
CCLK
描述
到DOUT
DIN安装
DIN举行
高时间
低电平时间
频率
3
1
2
4
5
—
符号
T
CCO
T
DCC
T
CCD
T
CCH
T
CCL
F
CC
民
—
60
0
0.05
0.05
—
最大
100
—
—
—
5.0
10.0
单位
ns
ns
ns
s
s
兆赫
注意事项：
的CCLK低电平时间的上限是由FPGA器件内部的动态电路引起的。
CON组fi guration必须延迟，直到
INIT
所有的FPGA是高的。
在上电时，V
CC
必须上升，从2.0 V到V
CC
最小值小于25毫秒。如果这是不可能的， CON组fi guration可以通过按住被延迟
RESET
为低电平，直到V
CC
已达到4.0 V.一个很长的V
CC
上升>100毫秒，或nonmonotonically上升V时间
CC
，可能需要>1 μs的高层次上
RESET
，随后于>6 μs的低电平
RESET
和D /
P
经过V
CC
已达到4.0 V.
66
朗讯科技公司
