位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > ADSP-BF561WBBCZ-5A23 > ADSP-BF561WBBCZ-5A23 PDF资料 > ADSP-BF561WBBCZ-5A23 PDF资料2第30页
ADSP-BF561
FRAME
SYNC
IS
采样
PPIxCLK
POLC = 0
PPIxCLK
POLC = 1
t
HFSPE
t
POLS = 1
PPxSYNC1
POLS = 0
SFSPE
DATA0 IS
驱动的
OUT
POLS = 1
PPIxSYNC2
POLS = 0
t
HDTPE
PPIx_DATA
DATA0
t
DDTPE
图16. PPI GP TX模式与外部帧同步时序（默认）
数据
采样/
FRAME
SYNC
采样
EDGE
PPIxCLK
POLC = 0
PPIxCLK
POLC = 1
数据
采样/
FRAME
SYNC
采样
EDGE
t
SFSPE
POLS = 1
PPIxSYNC1
POLS = 0
t
HFSPE
POLS = 1
PPIxSYNC2
POLS = 0
t
SDRPE
PPIx_ ATA
D
t
HDRPE
图17. PPI GP RX模式与外部帧同步时序（位PLL_CTL集4 ）
版本B
|页64 30 |
2007年6月
