位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1255页 > ADC081500CIYB > ADC081500CIYB PDF资料 > ADC081500CIYB PDF资料3第28页
ADC081500
2.0应用信息
（续）
2.4控制引脚
六个控制销（不使用串行接口的）
提供一个宽范围的可能性中的操作
ADC081500并促进其使用。这些控制引脚提供
满量程输入范围设置，自校准，校准
延迟，输出边缘同步选择， LVDS输出
级别选择和断电功能。
2.4.1满量程输入范围设置
输入满量程范围可以被选择为任一650
mV
P-P
或870毫伏
P-P
如选择与FSR控制输入
（引脚14）在正常的操作模式。在扩展
控制模式中，输入的满量程范围可设定为
从560 mV的任何地方
P-P
840毫伏
P-P
。请参见第2.2节
更多的信息。
2.4.2自校准
该ADC081500自校准必须运行以实现
指定的性能。校准程序在运行
在上电时，可以执行任何时间上的命令。该
校准过程是完全相同的，是否有一个
输入时钟上电时，或者如果时钟开始本
应用功率的一段时间后。该CalRun输出
指标高，而校准正在进行中。注意
在DCLK输出是不活跃期间，校准周期。
2.4.2.1开机校准
开机校准的时间延迟之后开始后
应用大国。这个延时由所述确定
设置CalDly的，如在校准延迟见第描述
化，如下。
校准过程将不会如在CAL进行
引脚为高电平时开机。在这种情况下，校准周期将
后才开始命令响应的校准条件是
会见。该ADC081500将功能与CAL引脚保持高电平
上电时，却没有校准工作将和性能
会受到损害。手动标定，但是，可能是
与CAL引脚为高电平，上电后执行。看
命令响应校准部分2.4.2.2 。
内部上电校准电路出现在
未知的逻辑状态。如果输入时钟不上电运行
和上校准电路的电源被激活，将举办
模拟电路的电源关闭，电源消耗
化典型地小于200毫瓦。功率消耗
时钟开始后化是正常的。
2.4.2.2命令响应校准
命令响应校准可在任何时候运行。要启动
一间命令校准，使CAL引脚为高电平的
最小的80个输入时钟周期之后它已经为低一
最小的80个输入时钟周期。抱着CAL引脚为高电平
在上电时将防止执行的开机校准
直到在CAL引脚为低了至少80输入时钟
个循环，然后使高了至少另外80输入
时钟周期。校准周期将开始80输入时钟
因此，后CAL引脚周期被拉高。该CalRun
信号应该被监测，以确定何时该校准
周期来完成。
最小80的输入时钟周期的序列是必需的，以
确保随机噪声不会引起校准到
开始它是不希望的时候。正如在第1.1
最佳的性能，一个自校准应执行20
电后秒以上时重复
显著相对于操作温度变化
特定的系统设计的性能需求。 ENOB
略有变化随着结温
可以很容易地通过执行命令响应卡利校正
bration 。
2.4.2.3校准延迟
该CalDly输入（引脚127）用于选择两个延迟1
功率施加到校准开始后时间，
如第1.1.1节所述。校准延迟值
让电源上来之前稳定
校准发生。没有延迟或延迟不足，
校准将开始在电源稳定之前
在非最佳校正其工作的价值和成果
系数。如果PD引脚上电时高，则校准
化延迟计数器将被禁用，直到PD引脚被拉
低。因此，持有PD引脚为高电平时功率可达意志
进一步延迟电校准周期的开始。该
该CalDly销的最佳设置取决于电
解决电源的时间。
请注意，校准延迟选择是不可能的，在
扩展控制模式和短延时时间被使用。
2.4.3输出边缘同步
DCLK信号可以帮助锁存器输出
数据到外部电路。输出数据可以被同步
认列与这些DCLK信号的边沿。即，在
输出数据转换可被设置为发生任
上升沿或DCLK信号的下降沿，使
要么DCLK信号的边缘可被用来锁存
输出数据到接收电路。
当OutEdge （引脚4）为高电平时，输出数据是同步的
认列与（变化）的DCLK + （引脚的上升沿
82）。当OutEdge为低电平时，输出数据被同步
用DCLK +的下降沿。
在非常高的速度，其中的ADC081500能，
在DCLK和数据线的长度略有差别
可以意味着成功和错误之间的差
数据采集。该OutEdge引脚用于捕获数据
最适合的应用电路的DCLK边缘
布局。
2.4.4 LVDS输出电平控制
的输出电平可设置为两级带OUTV 1
（ 3脚） 。输出驱动器的强度大于与OUTV
高。与OUTV低有在耗电少
输出驱动器，但较低的输出电平是指降低
抗干扰能力。
对于短LVDS线和低噪音系统，满意
性能，可以实现与OUTV输入低。如果
LVDS传输线长和/或系统，其中所述
ADC081500时有噪声，可能需要扳平
OUTV引脚为高电平。
2.4.6关机功能
掉电引脚（ PD ）暂停设备操作和
放ADC081500在最低功耗状态。
请参见1.1.7节关于掉电功能的详细信息。
该数字数据（+/-）输出引脚被置于高阻抗
ANCE状态时， PD引脚为高电平。一旦恢复正常
操作时，该管道将包含无意义的信息
而且一定会被冲洗。
如果PD输入被拉高，而校准运行，
该设备将无法进入掉电直到校准
28
www.national.com
