SCAN926260
（ REFCLK ） 。本地板载振荡器或其他源
提供指定的时钟输入到REFCLK引脚。
步骤2：解串器， PLL必须同步到Serial-
izer完成初始化。指的是串行数据
在初始化状态表进行正确的操作。该
解串器识别一个的同步时钟上升沿
化图案或伪随机数据和经过80个时钟周期
将同步于从串行数据流中。在
点解串器的PLL锁定到嵌入式
时钟，该曝光锁N引脚变低和有效数据出现在
输出。
没有检测到在连续2倍的时钟边沿，锁相环
失锁，锁N自动引脚驱动为高电平。系统必须
监视锁N自动销，以确定何时数据有效。
用户具有允许解串器重新同步的选择
到数据流或通过断言强制同步
串行SYNC1或SYNC2引脚为高电平。该方案是留给
用户自行决定。一个建议是提供一个馈
使用曝光锁N针本身来控制同步回圈
该串行器（ SYNC1或SYNC2 ）的请求。双SYNC引脚
提供本地或远程控制..
数据传输
初始化之后，串行器将数据传输到deseri-
串行化器。该串行数据流中包括一个起始和停止位
通过序列化，哪些帧的10位数据追加。
起始位始终为高电平，停止位始终为低电平。该
开始和停止位还用作嵌入在时钟位
串行数据流。
该串行发送的数据和时钟位（ 10 + 2位）
12倍TCLK频率。例如，如果TCLK为40
兆赫，串口速率为40 ×12 = 480 Mbps的。由于只有10位
是从输入数据，串行“有效载荷”率是10倍
TCLK频率。例如，如果TCLK = 40 MHz时，有效载荷
数据是40 ×10 = 400 Mbps的。 TCLK被提供的数据
源必须在16MHz至66MHz的范围内。
当六个解串器通道中的一个同步到
从串行输入，它驱动了曝光锁N引脚为低电平，并同步
chronously在其输出端提供了有效的数据。解串器
锁到嵌入式时钟，用它来产生多IN-
ternal数据选通，并且驱动嵌入时钟的
RCLKn引脚。该RCLKn引脚同步的数据
ROUTn [0： 9 ]引脚。而曝光锁N是上ROUTn低，数据[0： 9]
是有效的。否则， ROUTn [0： 9]和RCLKn都很高。
所有ROUT ，锁定和RCLK信号，将推动最低
3 CMOS门电路的输入（ 15pF的负载）有66 MHz的时钟。
这一数额驱动器允许两个器和解串布辛输出
izers和目的地的ASIC 。 REN控制TRI- STATE所有
的输出。
解串器的输入引脚Pow-在高阻抗
erdown （ PWRDNn或MS_PWRDN低点）和断电（V
cc
=
0V).
断电
在掉电状态是低功耗的睡眠模式，该
解串器通常是在等待初始化占用
或者，以降低功耗，当没有数据被传输。
而在掉电模式下，PLL停止， RCLK和
ROUTn [0： 9]是高，这降低了电源电流
每个信道由大约80毫安。每个通道都有一个
断电（ PWRDWNn ）引脚，使各自的信
NEL进入睡眠模式时为低电平。此外，该
SCAN926260具有硕士断电（ MS_PWRDWN ）引脚
它覆盖每个掉电引脚和放
当置为低电平整个设备进入睡眠模式（这同样
条件可以通过产生的所有六个独立pow-被复制
erdown引脚为低电平）。在掉电引脚内部上拉
低，默认的设备进入睡眠模式。主动操作
化需要断言高的MS_PWRDWN和
所选通道的PWRDWNn引脚。
在退出掉电时，解串器进入初始
化状态。该系统必须然后让时间来初始化
才可以开始数据传送。
三州
当系统驱动REN引脚为低电平时，解串器
进入三态。这三州的接收器输出
销（ ROUTn [0： 9]）和RCLK [0： 4] 。当该系统的驱动器
任高时，解串器将返回到以前的状态为
只要所有其他控制引脚保持为静态（ PWRDWNn ，
MS_PWRDWN ） 。所述锁N自动销不受REN和
继续活跃，信号锁定状态。这使得
该系统以确保通道被使能之前，锁定
的数据输出。
同步
每当六解串器的一个失锁，它会自动
matically尝试重新同步。例如，如果嵌入
9
www.national.com
