地址/数据/控制总线
PLD
输入
公共汽车
页面
注册
嵌入式
算法
16个扇区
8兆比特PRIMARY
FL灰内存
动力
MANGMT
单位
VSTDBY
（ PE6 ）
图4. PSD框图
8
CNTL0,
CNTL1,
CNTL2
扇形
SELECTS
FLASH DECODE
PLD （ DPLD ）
82
扇形
SELECTS
SRAM SELECT
ADIO
PORT
CSIOP
的运行时控制
和I / O寄存器
8 EXT政务司司长端口C或F
16个输出宏单元
PORT A & B
24个输入宏单元
CLKIN
PROG 。
PORT
PORT
G
CLKIN
MACROCELL反馈或端口输入
端口F
PORT A，B &
PERIP I / O模式选择
为256 kbit电池
备份SRAM
PROG 。
MCU总线
INTRF 。
512 KBIT中学
FL灰内存
（ boot或DATA）
4个扇区
AD0 - AD15
PROG 。
PORT
PORT
A
PA0 - PA7
PF0 - PF7
PORT
F
注：附加的地址线可以通过端口A ， B，C ，D或F.得到淋漓尽致的设备
PROG 。
PORT
82
FLASH ISP CPLD
（ CPLD ）
PROG 。
PORT
PORT
B
PB0 - PB7
PROG 。
PORT
PORT
C
PC0 - PC7
PROG 。
PORT
PORT
D
PD0 - PD3
CLKIN
全球
配置。 &
安全
PLD ，配置
& FLASH MEMORY
装载机
JTAG
串行
通道
PROG 。
PORT
PORT
E
PE0 - PE7
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
PG0 - PG7
AI04917
PSD4256G6V
15/100
