LTC4253
PI FU CTIO S
EN2 （引脚1 ） ：
电源良好状态输出两个使能。这
是用来控制PWRGD2一个TTL兼容输入
和PWRGD3输出。当EN2为低时，这两个
PWRGD2和PWRGD3会很高。当EN2驱动
高， PWRGD2将变为低电平提供PWRGD1已
积极为多个电源良好延迟序列
(t
SQT
）由测序的定时器设置。 EN2可以使用
控制电源好序的。该引脚在内部
由120μA电流源拉低。
PWRGD2 （引脚2 ） ：
电源良好状态输出两种。动力
好的顺序开始PWRGD1锁定低电平有效。
PWRGD2将锁存低电平后EN2变高后
一个电源良好的顺序延时T
SQT
通过提供
测序计时器从时间PWRGD1变低，
后者为准。 PWRGD2由PWRGD1复位
去高或EN2变低。该引脚在内部上拉
高以50μA电流源。
PWRGD1 （引脚3 ） ：
电源良好状态输出之一。在
启动， PWRGD1锁存低电平，并启动功率
好序时漏极引脚低于2.385V和
GATE是在第五2.8V
IN
。 PWRGD1状态通过UV复位
V
IN
（ UVLO ） ， RESET变为高电平或断路器故障
超时。该引脚在内部拉高由50μA
电流源。
V
IN
（引脚4 ） ：
正电源输入。该引脚连接到
通过一个降压电阻器的供给的正侧。一
并联稳压器夹V
IN
在13V以上的V
EE
。内部
欠压锁定（ UVLO ）电路保持GATE为低电平，直到
在V
IN
销大于V
LKO
（ 9.2V ） ，覆盖紫外和
OV 。如果UV高， OV低， V
IN
出来UVLO的，
定时器启动初始定时周期开始前，门
斜坡上升。如果V
IN
低于约8.2V ， GATE
立即拉低。
RESET （引脚5 ） ：
断路器复位引脚。这是一
异步TTL兼容的输入。 RESET变为高电平
将拉闸门，不锈钢，定时器， SQTIMER低， PWRGD
输出高电平。复位脉冲必须足够宽，以
下面V TIMER引脚放电的任何电压
TMRL
.
一个锁存故障复位后，芯片等待
中回收在如前所述联锁条件
联锁条件下的操作部分。
SS （引脚6 ） ：
软启动引脚。该引脚用于斜坡冲击
目前在启动时，从而实现控制权
的di / dt 。 SS引脚电压的20X衰减版
呈现给限流放大器。这减弱
电压限制了MOSFET的漏极电流通过
软启动限流期间检测电阻。在
开始启动周期， SS电容（C
SS
）是
通过内部22μA电流源斜坡。 GATE引脚被保持
为低电平，直到SS超过20 V
OS
= 0.2V 。 SS是内部
通过100kΩ的分流
SS
这就限制了SS引脚电压
2.2V 。这对应于模拟电流限制SENSE
电压为100mV的。如果省略SS电容， SS引脚
坡道从0V到2.2V左右300μS 。 SS引脚拉
UVLO在V ：根据以下任一条件的低
IN
,
欠压，在最初的定时周期中，断路器
故障超时或RESET引脚变为高电平。
SENSE （引脚7 ） ：
断路器/限流检测引脚。
负载电流由感电阻R监视
S
CON-
SENSE和V之间连接的
EE
和控制在三个
步骤。如果SENSE超过V
CB
（为50mV ） ，该断路器
比较器激活（ 200μA + 8 我
DRN
）定时器拉
电流。如果SENSE超过V
ACL
（ 100mV的） ，模拟
限流放大器的拉闸门向下调节
MOSFET电流在V
ACL
/R
S
。在发生灾难性的事件
短路， SENSE可能会过冲为100mV 。如果SENSE
达到V
整箱
（ 200mV的） ，快速限流比较器
拉GATE低具有强大的上拉下来。要禁用
断路器和电流限制功能，连接SENSE
到V
EE
.
V
EE
（引脚8 ） ：
负电源电压输入。这个连接
引脚连接到电源的负极。
GATE （引脚9 ）
N沟道MOSFET栅极驱动输出。这
引脚拉高由50μA电流源。 GATE拉
低通过在V无效的条件
IN
（ UVLO ） ，UV ， OV ，在
初始定时周期中，一个断路器故障超时或
RESET引脚变为高电平。 GATE积极servoed控制
10
U
U
U
4253f
