位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第228页 > X98024L128-3.3-Z > X98024L128-3.3-Z PDF资料 > X98024L128-3.3-Z PDF资料1第7页
X98024
HSYNC
IN
在HSYNC的边缘（可编程前导或尾随），该DPLL锁定到。
采样相位设置确定它的相对位置，以AFE的输出信号的其余部分
t
HSYNCin到HSOUT
= 7.5ns + （ PHASE / 64 10.5 ） * T
像素
类似物
视频输入
P
0
P
1
P
2
P
3
P
4
P
5
P
6
P
7
P
8
P
9
P
10
P
11
P
12
DATACLK
R
P
/G
P
/B
P
[7:0]
D
0
D
2
R
S
/G
S
/B
S
[7:0]
D
1
D
3
HS
OUT
可编程
宽度和极性
图5. 48位输出模式
HSYNC
HSYNC
IN
在HSYNC的边缘（可编程前导或尾随），该DPLL锁定到。
在HSYNC的边缘（可编程前导或尾随），该DPLL锁定到。
采样相位设置确定它的相对位置，以AFE的输出信号的其余部分
t
HSYNCin到HSOUT
= 7.5ns + （ PHASE / 64 8.5 ） * T
像素
类似物
视频输入
P
0
P
1
P
2
P
3
P
4
P
5
P
6
P
7
P
8
P
9
P
10
P
11
DATACLK
R
P
/G
P
/B
P
[7:0]
D
0
D
2
R
S
/G
S
/B
S
[7:0]
D
1
HS
OUT
可编程
宽度和极性
图6. 48位输出模式，交错时序
7
FN8220.3
2006年3月8日
