麦克雷尔INC 。
SY69753L
功能块
功能说明
时钟恢复
时钟恢复，如图中的框图，
产生一个时钟，它是在相同的频率
输入数据比特速率的串行数据输入端。该
时钟相位由锁相环（PLL）对准，使得它的样品的
中的数据眼图中心的数据。
边缘跃迁之间的相位关系
数据和这些所产生的时钟的是
由相位/频率检测器相比较。产量
来自检测器的脉冲指示所需
相位校正的方向。这些脉冲是
由一个积分回路滤波器进行平滑处理。的输出
环路滤波器控制电压的频率
控制振荡器（ VCO） ，其产生的
恢复时钟。
频率稳定，无需输入数据，是
通过备用参考输入保证（ REFCLK ）
使PLL锁定在当数据丢失。如果
输入信号的频率由较大变化
比大约相对于所述1000PPM
合成频率， PLL将被宣布出来的
锁，并且在PLL锁定到基准时钟。
环路滤波器传递函数被优化，以使
锁相环跟踪的抖动，但容许的最小
预计将在收到SONET的数据转换密度
信号。这个传递函数产生一个为30μs数据
连续1的流或0的随机进入的
NRZ数据。
2006年11月
6
时钟恢复PLL的总环路动态
提供抖动容限，它比更好
在GR- 253 -CORE规定的公差。
锁定检测
该SY69753L包含一个链接故障指示电路，
它监视的串行数据输入端的完整性。如果
接收到的串行数据失败频率检验，然后
锁相环将被强制锁定到本地基准
时钟。这将保持在正确的频率
根据信号或丢失的丢失恢复的时钟输出
锁定条件。如果所恢复的时钟频率
从本地参考时钟频率的偏离
超过大约1000ppm的，在PLL将
宣告了锁。锁定检测电路将轮询
在试图获取锁定到输入数据流
数据。如果所恢复的时钟频率被确定为
是在约1000ppm的，在PLL将
在锁定申报和锁定检测输出将
活跃的。
性能
该SY69753L锁相环符合抖动
提出了SONET规格/ SDH设备
由符合Bellcore规范中定义：GR- 253-
CORE ，第2期， 1995年12月ITU -T
建议： G.958文件，当用于
差分输入和输出。
M9999-111406-D
hbwhelp@micrel.com
或（408） 955-1690
