Z89223/273/323/373
16位数字信号处理器， A / D转换器
ZiLOG公司
外设
模拟数字转换器（A / D）
该A / D是一款4通道8位半闪速转换器。它使用
两个参考电阻阶梯，一个用于高5位，并且
另一个为低3位。两个外部参考电压
输入引脚， VAHI和VALO ，设定输入电压测
surement转换范围。该转换器是自动调零
之前的每个采样周期。 Bank13 / EXT0是A / D
控制寄存器。
的转换时间依赖于系统时钟频率
和A / D预分频值的选择，位
DIV2 ， DIV0 。时钟分频器进行编程，以DE-
左岸2 μs的转换时间。例如，导出时
从20 MHz系统时钟， A / D转换压力的A / D转换时钟
分频器值应设置为40分。
位ADST1 - ADST0确定以下启动1
转换选项：
比特Quad和扫描确定下列之一
操作模式：
一个信道被转换四次，结果SE-
quentially写入结果寄存器0 ， 1 ， 2和3 。
一个信道转换后的一个时间，与相应的
结果寄存器更新。
四通道转换各1次，用重
spective 4个结果寄存器更新。
四通道反复转换，与会将相应
略去4个结果寄存器不断更新。
当选择了两个四信道模式中的一种，所述
通过CSEL1 - CSEL0指定的通道将首先转换。该
其他三个通道将按顺序进行转换。在SE-
quence ， AN0如下AN3 。
位ADIE使A / D产生中断结束
的转化。位ADIT决定是否中断
在第一或第四转换之后发生。
以降低功耗的A / D转换可以通过禁用
清除ADE位。
虽然A / D将较小的输入信号和功能
基准电压时，噪声和偏移保持恒定。
该转换器的相对误差将增加，并且表明，Con
版本时间也将需要更长的时间。
写入ADCTL控制寄存器
ISR1
C / T2超时
C / T0超时
开始转换操作可以随时开始。如果一个
转换过程中，和一个新的开始转换信号
被接收时，正在进行的转换将中止，并且一个新的
转换将启动。
ISR1
C/T0
C/T2
ADCTL注册。
开始
变流器
A / D
预分频器
通道选择
四
扫描
A / D
控制
注册
国内
公共汽车
AN0
AN1
AN2
AN3
4-Channel
多路复用器
样品
和
HOLD
半闪光
A / D
变流器
4x8
结果
注册
图28. ADC架构
38
DS000202-DSP0599
