ZL30120
ADDR
（十六进制）
30
31
32
33
34
35
注册
名字
dpll2_ref_rev_ctrl
dpll2_ref_pri_ctrl_0
dpll2_ref_pri_ctrl_1
dpll2_ref_pri_ctrl_2
dpll2_ref_pri_ctrl_3
dpll2_lock_holdover_status
RESET
价值
（十六进制）
00
10
32
54
76
04
数据表
描述
控制寄存器为REF0到ref7启用
返回式信号
控制寄存器为REF0和REF1优先
值
控制寄存器为REF2和REF3优先
值
控制寄存器的REF4和RE5优先
值
控制寄存器的REF6和ref7优先
值
DPLL2锁定和保持状态寄存器
TYPE
读/写
读/写
读/写
读/写
读/写
R
P0配置寄存器
36
p0_enable
8F
控制寄存器使能p0_clk0 ， p0_clk1 ，
p0_fp0 ， p0_fp1 ，在P0合成与选择
源
控制寄存器生成p0_clk0 ， p0_clk1 ，
p0_fp0和p0_fp1
控制寄存器[ 7 ： 0 ]的N个位
N * 8K CLK0
控制寄存器的[ 13 ： 8 ]的N个位
N * 8K CLK0
控制寄存器的p0_clk0相位位置
粗调
控制寄存器的p0_clk1频率
选择
控制寄存器的p0_clk1相位位置
粗调
控制寄存器的输出/输出相位
调整微调P0路径
控制寄存器来选择p0_fp0框架
脉冲频率
控制寄存器来选择FP0型
位[ 7：0]的可编程帧脉冲
在1 / 262.14兆赫的倍数的相位偏移
位[ 15：8]所述可编程帧脉冲
在1 / 262.14兆赫的倍数的相位偏移
读/写
37
38
39
3A
3B
3C
3D
3E
3F
40
41
p0_run
p0_freq_0
p0_freq_1
p0_clk0_offset90
p0_clk1_div
p0_clk1_offset90
p0_offset_fine
p0_fp0_freq
p0_fp0_type
p0_fp0_offset_0
p0_fp0_offset_1
0F
00
01
00
3E
00
00
05
83
00
00
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
21
卓联半导体公司
