ZL30120
1.6
可配置的输入至输出和输出至输出延迟
数据表
该ZL30120可用于控制输入至输出和输出至输出的可编程静态延迟补偿
其时钟和帧脉冲延迟。
所有锁定DPLL1输出频率合成器（ APLL ， P0 ， P1 ，信息反馈）的可配置为超前或滞后的
使用所选择的输入参考时钟
DPLL1精细延迟。
的延迟被编程在用步骤119.2 ps的
范围从-128到127的步骤，以15.14纳秒给人以-15.26纳秒的范围内的总延迟调整。负值
延迟输出时钟，正值前进的输出时钟。被锁定到DPLL2合成器
不受该延迟调整。
除了在DPLL1路径引入的细延时， APLL ， P 0 ， P 1和合成器必须添加的能力
使用了自己的优秀延迟调整
P0精细延迟， P1精细延迟，
和
APLL精细延迟。
这些延迟
也是可编程的射程为-128到+127步骤步骤119.2 ps的。
除了这些延迟时， APLL ， P0的单端输出的时钟，和P1合成器可以是
通过使用90,180和270度独立地偏移
粗延迟。
输出帧脉冲（ APLL ， P0 ）可以
可以独立地相对于彼此使用偏移
FP延迟。
粗延迟
P0
合成
粗延迟
FP延迟
FP延迟
粗延迟
粗延迟
p0_clk0
p0_clk1
p0_fp0
p0_fp1
p1_clk0
p1_clk1
DPLL2
P0精细延迟
P1精细延迟
P1
合成
粗延迟
DPLL1
APLL精细延迟
低抖动
APLL
粗延迟
FP延迟
FP延迟
apll_clk0
apll_clk1
apll_fp0
apll_fp1
DPLL1精细延迟
反馈
合成
FB_CLK
图7 - 相位延迟调整
17
卓联半导体公司
