AN1504/D
亚稳态和
ECLinPS家庭
编制单位：应用工程
http://onsemi.com
应用说明
本应用笔记探讨的概念
亚稳态，并提供了如何成为一个理论探讨
发生，其中包括的亚稳条件的例子。一
方程式表征的亚稳态和测试电路
从公式推导呈现。亚稳态
结果然后施加到ECLinPS家族。
介绍
亚稳态是一个核心问题随时设计师的愿望
同步两个或多个异步信号。一种流行
方法用于完成此任务是使用A D
触发器的同步单元（图1） 。
如示于图1中，同步可
实现使用单一的D型触发器;更典型地，
几个D触发器是级联的，以提供同步
同时降低了亚稳态的概率或
“异常”状态，在系统2的输入发生。
不幸的是在数据和时钟输入的信息
作为元素同步触发器是异步的
性质，因此，制造商规范的设置和
保持时间可能不会被观察到。一系列的时序图的
示于图2中展示了三个可能的定时
数据和时钟信号之间的关系;向右
系统1
系统1
时钟
系统2
时钟
系统1
系统1
时钟
系统2
时钟
系统1
产量
数据
系统1
产量
每个数据轨迹的是相应的输出波形。在
第一种情况下的数据符合指定设置和保持
倍，因此输出达到正常状态。在案例2中
建立时间违反，使得D触发器的输出端
不改变状态。情况3代表违反
建立时间和保持时间，从而在D触发器进入一
亚稳态。的分辨时间为触发器在这
亚稳状态是不确定的。此外，最终的沉降
触发器的状态已经在这个亚稳状态
不能得到保证。
亚稳态理论
双稳态装置，诸如触发器具有两个稳定的输出
规定： “1”或高态和“0”状态或低状态。当
厂家指定的建立和保持时间是
观察到触发器将实现正确的输出状态
（图3） 。然而，如果设置和保持时间是
违反该设备可以进入亚稳定状态，由此
增加了传播延迟，通过输出所指示的
响应在图4中示出。
为了更好地理解触发器的亚稳态时，操作
一个典型的ECLinPS D触发器的检讨。示意图
一的D触发器示于图5 。
数据
时钟
Q
SYSTEM 2输入
系统2
D触发器
Q
数据
时钟
Q
SYSTEM 2输入
系统2
D触发器
时钟
D触发器
T
D
延迟
图1.时钟同步方案
半导体元件工业有限责任公司， 2004年
2004年11月
第2版
1
出版订单号：
AN1504/D
