存储器IC
BR24L02 -W / BR24L02F -W / BR24L02FJ -W /
BR24L02FV -W / BR24L02FVM -W
的最低值R
PU
R的最小值
PU
是由以下因素决定的。
x
符合条件的V
OLmax
= 0.4V ，我
OLmax
= 3毫安当设备输出低电平在SDA线上。
V
CC
V
OL
≤
I
OL
R
PU
R
PU
≥
V
CC
V
OL
I
OL
y
V
OLmax
（= 0.4V）必须比控制器的输入低电平和EEPROM包括低级
推荐的噪声容限（ 0.1 V
CC
).
V
OLmax
≤
V
IL
0.1V
CC
例如： V
CC
=3V,
V
OL
=0.4V,
I
OL
=3mA,
在V
IL
控制器和EEPROM的为V
IL
=0.3V
CC
根据1
R
PU
≥
30.4
3×10
3
≥
867 []
和
V
OL
=0.4[V]
V
IL
=0.3×3
=0.9[V]
使条件2被满足
拉起SCL引脚的电阻
在这SCL由CMOS输出控制的情况下，不需要SCL的上拉电阻。
但在壳体有一个定时，在SCL为高阻抗， SCL连接到V
CC
上拉电阻。
几个
几十kΩ的建议作为一个上拉电阻，这被认为是与的驾驶能力
控制器的输出端口。
A0， A1，A2， WP引脚7 ）连接
设备地址引脚的连接（ A0，A1， A2）的
器件地址引脚的状态与发送由主机，然后其中一台设备的设备地址进行比较
它们被连接到相同的总线被选择。上拉或下这些引脚，或将它们连接到V
CC
或GND 。
未用作器件地址（ NC- PIN）的销可为高，低，和高阻。
该设备的具有北卡罗来纳州PIN类型
BR24L16 / F / FJ / FV / FVM -W
BR24L08 / F / FJ / FV / FVM -W
BR24L04 / F / FJ / FV / FVM -W
A0, A1, A2
A0, A1
A0
WP引脚连接
在WP输入允许或禁止写入操作。当WP为高电平时，只能读取信息，并将写入任何
地址被禁止。读取和写入都可以当WP为低。
在于，该装置被用作ROM的情况下，建议在WP被拉起或连接到V
CC
.
在此读取和写入操作多的情况下， WP引脚必须被拉低或连接到GND或
控制。
19/25
