四通道DMA
四通道DMA控制器提供CSL-之间的高带宽通信
基于I / O设备，以高达每秒228M字节，每个方向。在易于使用DMA
握手简化了CSL的内接口和控制逻辑。 DMA控制器亲
志愿组织先进的功能，如链表和帧传输的支持。
专用外设
该A7S还提供了一组常用的专用外设，包括
#
两个16位定时器，带预定标器，
#
2 16C450 / 550类串行控制器（ UART ） ，一个可选的调制解调器接口
#
32位看门狗定时器，以及
#
中断控制器。
完整的单芯片系统
大多数系统，包括CPU ，采用单时钟信号。该
时钟源通常是直接驱动通过一个外部引脚或连接到片上PLL
时钟合成器。时钟合成器从外部32.768 kHz钟表运行
水晶。另外，内部环形振荡器提供。六，其他全球性缓冲亲
韦迪高扇出信号CSL功能。总线时钟和全局缓冲区OP-
倚重停在一个断点事件，并在掉电模式下关闭。
电源管理控制提供了内部功能可选择省电选项
系统蒸发散。此外，每个PIO提供引脚通过引脚掉电设置。
在上电或后内部初始化引导ROM的控制装置初始化后的
复位引脚被释放。初始化引导ROM定位用户的初始化数据和
代码存储在外部闪存或其它非易失性存储器。在Triscend的DE- FastChip中
开发系统程序通过A7S的JTAG端口外接闪光灯。
此外， JTAG接口提供实时，在系统调试功能，
省去了外部仿真器。 JTAG接口具有完全的访问权限和
控制了CPU ，外设和CSL在调试过程中的功能。
当调试应用软件，该A7S采用了一套丰富的标准
ARM7TDMI调试工具。该A7S完全支持标准的ARM内部突破性
点和观察点功能。此外， A7S的断点单元监视两个
CPU局部总线或CSI总线。根据一组预定义的条件，断点单元
停止或中断该应用程序的执行。断点单元还支持一
本地CPU总线CSI总线事务的端口进行实时跟踪。
总之，在Triscend的A7S配置系统级芯片（的CSoC ）平台提供非
并联的时间到市场和性能优势，为嵌入式系统设计。
TCH305-0001-002
5
如有变更，
