Triscend的A7S配置系统级芯片平台
JTAG连接器
TCK TMS
TCK TMS
XIN
XOUT
SDCE0-
SDCLK
SDCKE
D[7:0]
D[15:8]
D[23:16]
D[31:24]
TDI
TDI
TDO
TDO
+2.5V
or
+3.3V
为EXT 。
内存
供应
+2.5V
32.768千赫
VCC VCCIO VSYS
CE0-
我们 -
OE-
CSoC的初始化数据
应用程序代码存储
胶结
我们 -
OE-
D[7:0]
A[19:0]
FL灰
1Mx8
VCCIO
RST-
VCCIO
Triscend的A7
CON连接可配置
系统级芯片
（的CSoC ）
更快的代码读取存储
应用程序数据存储
[0]
[1]
[3:2]
Slave-
+2.5V
胶结
RAS
CAS
我们 -
DQM [1 ：0]的
CLK
CKE
VCCPLL
GNDPLL
PIO [XXX ： 0 ]
A[19:0]
A[23:20]
A[31:24]
GND GNDIO
SDRAM
4Mx16
（可选）
[7:6]
[18:8]
BS [1：0 ]
A[10:0]
DQ [15：0 ]
胶结
RAS
CAS
我们 -
DQM [1 ：0]的
CLK
CKE
[0]
[1]
[5:4]
SDRAM
4Mx16
（可选）
[7:6]
[18:8]
BS [1：0 ]
A[10:0]
DQ [15：0 ]
图2.典型的A7S为基础的系统。
外部接口的Flash ， SDRAM
静态存储器接口单元无缝A7S设备连接到外部静态
存储器，例如闪存或SRAM ，如图
图2中。
外部闪存DE-
副包含A7S的初始化引导程序加上系统的应用程序代码。该
外部存储器接口具有可编程读/写控制和片选信号
提供灵活的设置，闪光灯，和保持时间。该CPU直接连接到克斯特
相机内存，消除了发生使用CSI总线的任何潜在延迟。对于低频
昆西或极少应用， ARM7TDMI处理器直接读取其指令
从外部Flash 。
该A7S可选支持外部SDRAM ，提供额外的实惠和高
密度存储到系统中。 SDRAM接口的A7S为基础的系统连接到
各种SDRAM类型和配置，包括100引脚DIMM中。在SDRAM IN-
terface运行速度高达60 MHz和提供选项以优化接口时序
速度较慢的系统时钟。 SDRAM存储器是理想的DMA缓冲区。类似地，应用
化程序可以存储在慢，价格便宜，字节宽的闪存和在复制到SDRAM中
电。然后，CPU开始从更宽和更快的SDRAM中执行的代码MEM-
ORY 。闪存和SDRAM接口共享器件管脚，如图
图2中。
如有变更，
4
TCH305-0001-002
