Triscend的A7S配置系统级芯片平台
在大多数处理器上，这些边带信号将被分配给专用引脚。该
A7S的CSoC更加灵活，这些信号被任选地被路由到任何可用的PIO
引脚或在CSL矩阵逻辑。
表14. A7S系列边带信号。
A7S功能
备用时钟的相位锁定输出
环（PLL ），多路转换器
锁相环（PLL）的锁定指示
系统复位信号，
低电平有效。
活跃
在任何系统复位条件
串口0发送数据
串口1发送数据
串口0波特率时钟
串口1的波特率时钟
调制解调器的数据终端就绪（ DTR ）信号
调制解调器请求发送（ RTS ）信号
从CSL矩阵应用复位
ARM7快速中断（ FIQ ）信号
ARM7中断请求2 （ IRQ2 ）
ARM7中断请求1 （ IRQ1 ）
ARM7中断请求0 （ IRQ0 ）
串口0接收数据
串口1接收数据
调制解调器清除发送（ CTS ）信号
调制解调器的数据设置就绪（ DSR ）信号
数据载波检测（ DCD ）
调制解调器振铃指示（ RI ）
方向
PLL
.
CSL
PLL
.
CSL
RESET
.
CSL
CSL
.
UART_0
CSL
.
UART_1
UART_0
.
CSL
UART_1
.
CSL
UART
.
CSL
UART
.
CSL
CSL
.
中央处理器
CSL
.
中央处理器
CSL
.
中央处理器
CSL
.
中央处理器
CSL
.
中央处理器
UART_0
.
CSL
UART_1
.
CSL
CSL
.
UART
CSL
.
UART
CSL
.
UART
CSL
.
UART
信号
ACLK
PLOCK
SYSRSTN
SOUT0
SOUT1
BDCLK0
BDCLK1
DTR
RTS
AppRst
FIQ
IRQ2
IRQ1
IRQ0
SIN1
SIN2
CTS
DSR
DCD
RI
活跃
极性
高
高
低
高
高
高
高
高
高
高
高
高
高
高
高
高
高
高
高
高
边带信号可作为内FastChip中的全球信号名称。
FastChip中
如有变更，
30
TCH305-0001-002
