Triscend的A7S配置系统级芯片平台
例如， CSL的功能可以监控一个串行通信流
与系统总线很少相互作用。一旦检测到特定模式或错误条件，
在CSL功能可能会迫使一个断点事件，停止系统。的状态
系统或CSL功能则可以通过JTAG端口进行监控。
CSI总线事务
以下部分提供了一些示例CSI总线事务，展示在 -
teraction的CSL逻辑功能和CSI总线插座，包括等待状态。
数据写入事务
在数据写入事务处理，该系统将数据发送到一个CSL的逻辑功能。该系
统既是写入数据和地址。
图13
示出了单周期写入事务到CSL的逻辑功能。写数据和
地址都沪深套接字接口上。该地址是用一个硒解码
讲师。如果该事务是对选择的地址范围，则选择器断言其
WRSEL信号。 CSL的函数使用WRSEL启用的寄存器，如图
科幻gure
11,
并捕获在下一个时钟上升沿写入数据。
总线时钟
数据写入
[31:0]
wrSel
数据
图13.单周期写事务为CSL逻辑功能。
图14
演示了一个类似的事务处理，除了将CSL逻辑功能要求
两个时钟周期来捕获该写数据。在CSL逻辑功能的选择配置
断言最初的等待状态。当选择器在检测到系统正在处理它，
它声称其WRSEL信号，并自动断言初始等待状态。
在等待状态，总线主机持续呈现的写入数据，地址和
选择继续坚持其WRSEL输出。 CSL的功能将捕获的写
在第二总线周期的数据，因此不会断言WAITNEXT 。该WAITED信号
表示等待状态中的第一个总线周期插入的选择。本次交易
第二总线周期后结束，并且选择去断言其WRSEL输出。
总线时钟
数据写入
[31:0]
wrSel
等待
By
选择器
数据
图14.二冲程写事务到CSL的逻辑功能。
请参阅“设计与Triscend的选择器”的技术文档中FastChip中的
连接到CSI上创建自定义逻辑功能的其他信息
FastChip中
总线。
如有变更，
26
TCH305-0001-002
