AD7952
硬件CON组fi guration
的AD7952可以在任何时候被配置成与所述专用
硬件引脚WARP ，脉冲，双极性， TEN ， OB / 2C ，以及
PD的并行模式（ SER / PAR =低）或串行硬件模式
（ SER / PAR =高电平， HW / SW =高） 。编程AD7952
为模式选择和输入范围配置可以做
前或转换过程中。如同RESET输入，则ADC
至少需要一个获取的时间来解决，如图
图45.见表6引脚说明。注意，这些
输入是高阻抗在使用软件时
配置模式。
所以不建议写入SCP在过去的450纳秒
转换（ BUSY =高） ，或性能劣化
结果。此外， SCP可串行高手进行访问
而在阅读和阅读后转换模式串行奴隶。
注意，在上电时，配置寄存器是未定义的。
RESET输入清空配置寄存器（将所有的位
为0） ，从而配置为0至5伏的输入，正常
模式和二进制补码输出。
表10.配置寄存器说明
位
8
名字
开始
描述
起始位。在启用（ SCCS =低）的SCP ，
START为高电平时， SCCLK的第一个上升沿
（ INVSCLK =低）开始加载的寄存器
新的配置。
输入范围选择。配合使用6位，
十，按以下。
输入范围（ V）
双极
TEN
0-5
低
低
0-10
低
高
±5
高
低
±10
高
高
输入范围选择。见第7位，双极性。
断电。
PD =低，正常运行。
PD =高电平， ADC关断。该SCP是
访问，而在掉电。以电
该ADC ，写PD =低就下配置
设置。
模式选择。配合使用第3位，经编，
每如下。
模式
经
冲动
正常
低
低
冲动
低
高
经
高
低
正常
高
高
模式选择。见第4位，冲动。
输出编码。
OB / 2C =低，使用二进制补码输出。
OB / 2C =高，使用标准二进制输出。
版权所有。
版权所有。
软件配置
复对D-引脚[ 13:10 ]用于软件的配置
化有： HW / SW ， SCIN ， SCCLK和SCCS 。该AD7952是
使用专用编程的只写串行配置的
端口（SCP ），用于转换模式下，输入区域选择，输出
编码，并使用串行配置寄存器掉电。
参见表10中的配置寄存器中的每个位的细节。
SCP可仅与选定的串行软件模式中使用的
SER / PAR =高， HW / SW =低，因为端口是
多路并行接口。
该SCP是通过断言端口的片选， SCCS访问，
然后书面SCIN与SCCLK ，它（像同步
SDCLK ）是边沿敏感的视INVSCLK的状态。
参见图46时序的详细信息。 SCIN移入CON组
成形先注册MSB 。配置寄存器是一个
内部移位寄存器开头的第8位，起始位。该
9
th
SPPCLK沿更新登记，并允许新的设置
被使用。如该时序图中，至少一个采集
时间是从9所需
th
SCCLK优势。比特[1：0 ]被保留
比特和不写入而SCP更新。
SCP可被写入到在任何时间，最高为40 MHz ，并且它是
建议写入，而AD7952不旺
变换，如在图46详述在此模式下，全
1 MSPS ，无法达到所需的SCP访问时
是（T
31
+ 9 × 1 / SCCLK + T
8
）最小。如果全吞吐量
需要时， SCP可转换期间写入;不过，
HW / SW = 0
7
双极
6
5
TEN
PD
4
冲动
3
2
经
OB/2C
1
0
（D）= 0
RSV
RSV
SER / PAR = 0,1
t
8
t
8
CNVST
忙
双极性，
TEN
图45.硬件配置时机
第0版|第29页32
06589-044
经编，
冲动
