AD7952
接口
数字接口
的AD7952具有可以设置一个通用数字接口
无论是作为串行或与主机系统的一个并行接口。该
串行接口被复用的并行数据总线上。在AD7952
数字接口也能兼容2.5 V ， 3.3 V或5 V逻辑。在
大多数应用中， OVDD电源引脚连接到主机
系统接口2.5 V至5.25 V数字电源。最后，通过使用
在OB / 2C输入引脚，两个二进制补码或标准二进制
编码可以被使用。
两个信号， CS和RD ，控制接口。当至少
这些信号中的一个为高时，接口输出处于高
阻抗。通常情况下， CS允许每个AD7952的选择
多回路的应用程序并保持在较低的单一AD7952
设计。 RD一般是用来使上，转换结果
数据总线。
CS = RD = 0
CNVST
t
1
t
10
忙
t
3
数据
公共汽车
t
4
t
11
先前的转换数据
新资料
06589-035
图36.主并行数据时序读（连续读取）
从并行接口
在从属并行读取模式中，数据可以以后被读
每个转换，这是在随后的获取阶段，或
下面的转换过程中，如图37和
图38中，分别。当数据在转换过程中读取
锡永，建议它是只读的，在第一个半
的转换阶段。这样就避免了任何潜在的馈通
数字接口上的电压瞬变和最间
关键的模拟转换电路。
CS
RESET
RESET输入用于复位AD7952 。在上升沿
RESET中止当前的转换（如果有的话），并在三态
数据总线。 RESET的下降沿复位AD7952和
清除数据总线和配置寄存器。见图35
复位时序细节。
t
9
RESET
RD
忙
忙
数据
公共汽车
t
8
CNVST
06589-034
数据
公共汽车
t
12
t
13
图35.复位时序
并行接口
的AD7952被配置为使用并行接口时
SER / PAR为低。
图37.从并行数据时序读（读转换后）
CS = 0
CNVST ，
RD
t
1
主并行接口
数据可以通过把CS和RD低的连续读取，从而
需要最小的微处理器连接。但是，在
这种模式下，数据总线总是被驱动，并且可以在不使用
共享总线的应用程序（除非该设备在RESET举行） 。
图36详细说明了该模式的时序。
忙
t
4
t
3
t
12
t
13
图38.从并行数据时序读（转换过程中读取）
第0版|第24页32
06589-037
数据
公共汽车
前
转变
06589-036
当前
转变
