ICS1523
视频时钟合成器与我
2
C可编程延迟
第12节
时序图
DPA操作
固定延迟
SEE
图12-2
和
图12-3
图12-1
HSYNC
一个全速时钟周期
DPA偏移时
DPA_OS [ 5-0 ] = 0
1个单位政治部延迟
DPA偏移时
DPA_OS [ 5-0 ] = 1
2台DPA延迟
DPA偏移时
DPA_OS [ 5-0 ] = 2
.
.
.
DPA偏移时
DPA_OS [ 5-0 ] =最大
DPA延迟的最大单位
1个单位政治部延迟
DPA偏移
= CLK周期* （ ＃ DPA元素选择[为0x4 ： 4 0 ]
（ ＃ DPA元素可用）为0x5 ： 1-0 ]
表12-1 DPA偏移范围
注册5
DPA总数＃
分子
16
32
64
1~0
00
01
11
0x4:5-0
最大
选定＃
DPA的
分子
0F
1F
3F
DPA时钟范围为MHz
民
48
24
12
最大
160
80
40
使用高于160 MHz的达尔富尔和平协议不推荐使用。设置DPA_OS = 0的速度超过160 MHz到旁路
在DPA 。在DPA分辨率选择寄存器（ 0x5的： 0 1 ）是双缓冲。工作寄存器后，才装
一DPA软件复位（地址0x8 = XA）
MDS ICS1523
集成设备技术有限公司
14
技术支持： www.idt.com/go/clockhelp
修订版052407
