ICS1523
视频时钟合成器与我
2
C可编程延迟
11.2编程流程来修改PLL和DPA设置
开始
确定总水平
HTOTAL
程序输入控制寄存器Reg0x0
通常情况下= 41H
（海岸残疾人，正HSYNC的边缘，内部反馈，
FUNC =再生HSYNC ， PLL锁定状态为锁定（ STATUS ）引脚
程序循环控制寄存器Reg0x1
VCO分频器为0x1 ： 5 4 = （最大值哪里
需要的输出频率* VCOD < 500兆赫）
典型的电荷泵电流为0x1 ： 2 0 = 011B
节目反馈分频器Reg0x2 ， Reg0x3
内部反馈分频器（ 0x3的& 0X2 ） = HTOTAL - 8
项目内部过滤器Reg0x4
选择内部过滤器为0x4 ： 7 = 1
节目DPA Reg0x5
DPA分辨率为0x5 = （值从注8表）
DPA偏移，为0x4 ： 5 0 = 0
程序输出控制Reg0x6
启用所需的输出
程序OSC分频器Reg0x7
选择所需的输入Reg0x7 ： 7
选择OSC分频值（如果需要）
递减充电
泵电流
Reg0x1 ： 2 0
完整的S / W复位
Reg0xA = 5AH
No
PLL锁定？
锁销或
阅读×12 ： 1
是的
正确的相
的关系？
是的
No
增量DPA
OFFSET
Reg0x4
结束
MDS ICS1523
集成设备技术有限公司
13
技术支持： www.idt.com/go/clockhelp
修订版052407
