CY7C1541V18
CY7C1556V18
CY7C1543V18
CY7C1545V18
应用实例
图1
示出了四个QDR-II +在应用程序中使用。
图1.应用实例
RQ = 250ohms
RQ = 250ohms
Vt
R
ZQ
CQ / CQ
SRAM ＃ 1
Q
D
A
RPS WPS BWS
K K
D
A
ZQ
CQ / CQ
SRAM ＃ 4
Q
K K
RPS WPS BWS
DATA IN
数据输出
地址
R
R
Vt
Vt
总线主控
RPS
（CPU或ASIC）的
WPS
BWS
CLKIN / CLKIN
电源K，
电源K，
R = 50欧姆， VT = VDDQ / 2
真值表
对于CY7C1541V18 ， CY7C1556V18 ， CY7C1543V18和CY7C1545V18真值表如下。
[3, 4, 5, 6, 7, 8]
手术
K
RPS WPS
H
[9]
DQ
DQ
DQ
DQ
L-H
写周期：
在上升的加载地址
的K边;输入写入数据
在两个连续的K和
K上升沿。
读周期：
L-H
（ 2.0个周期的延迟）
在上升的加载地址
的K边;等待两个周期;
读两个consec-数据
utive K和K上升沿。
NOP ：空操作
待机：停止的时钟
L-H
L
[10]
D（ A）在K（ T + 1 ）
↑
D（ A + 1） K（ T + 1 ）
↑
D（ A + 2） K（ T + 2 ）
↑
D（ A + 3） K（ T + 2 ）
↑
L
[10]
X
Q（ A）在K（ T + 2 ）
↑
Q（ A + 1） K（ T + 2 ）
↑
Q（ A + 2） K（ T + 3 ）
↑
Q（ A + 3） K（ T + 3 ）
↑
H
H
X
D- X
Q =高阻
以前的状态
D- X
Q =高阻
以前的状态
D- X
Q =高阻
以前的状态
D- X
Q =高阻
以前的状态
停止X
笔记
3， X = “无需关注”，H =逻辑高电平，L =逻辑低电平，
↑
代表上升沿。
4.器件加电时取消在一个三态状态的输出。
5， “A ”表示该设备锁定时启动数据地址的位置。 A + 1 ， A + 2和A 3代表突发的地址序列。
6. “ t”表示在其开始读/写操作的周期。吨+ 1， T + 2和t + 3开始，第一，第二和第三个时钟周期分别接续在“t”的时钟周期。
7.数据输入被登记在K和K上升沿。数据输出交付K和K上升沿，也。
8.建议在k = k时，时钟停止=高。这不是必须的，但可以实现最快的重启通过克服传输线充电对称。
9.如果该信号为低电平以启动前一个周期，这个信号就变成了“不关心”执行此操作。
10.这个信号是高在以前的K时钟上升沿。升高时，不允许对连续的K时钟启动连续的读或写操作。该器件忽略
第二读或写请求。
文件编号： 001-05389修订版* E
第9页的28
