位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第0页 > EMC646SP16KP-10L > EMC646SP16KP-10L PDF资料 > EMC646SP16KP-10L PDF资料1第35页
初步
EMC646SP16K
4Mx16 CellularRAM的AD- MUX
表15 ：突发写周期时序要求
参数
地址和ADV ＃低安装时间
到WE＃ LOW
从ADV ＃高地址保持（固定延迟）
符号
民
133MHz
最大
民
0
2
5
4
7.5
2.5
1.5
7
1.2
5.5
2
3
2
2
3
3
104MHz
最大
民
0
2
6
4
9.62
3
2
7
1.6
7
2
4
3
12
4
2
83MHZ
最大
单位
ns
ns
ns
4
笔记
1
t
AS
t
AVH
0
2
5
随后爆裂或混合的CE＃高
模式操作
最大CE＃脉冲宽度
时钟周期
CE ＃安装到CLK有效边沿
从Active CLK边沿保持时间
芯片禁用等待高阻输出
CLK上升或下降时间
时钟等待有效
从CLK输出保持
t
CBPH
t
CEM
t
CLK
t
CSP
t
HD
t
HZ
t
KHKL
t
KHTL
t
KOH
2
2
s
ns
ns
ns
7
1.8
9
ns
ns
ns
ns
ns
ns
3
CLK高或低电平时间
建立时间启动CLK边缘
t
KP
t
SP
注意：
1. t
AS
要求如果T
CSP
>为20ns 。
2.刷新机会必须提供每个T
CEM
。刷新机会由任一下列两个条件满足：a ）主频CE ＃
高，或b ） CE＃高比15ns的时间更长。
3.高阻测量时序无论从伏100mV的转变
OH
或V
OL
对VCCQ / 2 。
35
