位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第1082页 > PSD835G2-90UIT > PSD835G2-90UIT PDF资料 > PSD835G2-90UIT PDF资料1第26页
PSD835G2
图6.选择上层或下层模块的主要闪存部门
FLASH存储器片选引脚FS0 - FS7
DPLD
ARRAY
FA15
MUX
A15
ADDR A15
主
FL灰
内存
扇形
NVM控制位（ 1 ）
A14-A0
ai07653
就绪/忙（ PE4 ）
这个信号可以被用来输出就绪/忙
PSD的状态。在就绪/忙输出
（ PE4 ）是一个'0'（忙）时，闪速存储器的块
都被写入，
or
当闪存存储器
块被删除。输出为“1” （就绪）
当没有写或擦除周期正在进行中。
内存操作
主Flash存储器和辅助闪光
记忆是通过单片机总线在 - 解决
terface 。 MCU可以访问这些回忆
两种方式之一：
- MCU可以执行一个典型的总线写或
读操作，就像它会如果访问
使用标准总线RAM或ROM设备
周期。
- MCU可以执行特定的指令
即由几个写和读
操作。这涉及到写作的具体数据
模式到Flash中的特殊地址
内存调用嵌入算法。
这些指令被总结在表
表28 ，第27页。
通常情况下， MCU可以通过读取闪存
读操作，就像它会读取DE- ROM
副。然而，闪速存储器只能被改变
使用特定的擦除和编程指令。为
例如， MCU不能写一个字节二
接连到闪存，因为它会写入一个字节
内存。要设定一个字节到闪存中，
MCU必须执行一个程序指令，则
测试程序循环的状态。此状态
测试是由一个读操作或轮询实现
就绪/忙（ PE4 ） 。
闪速存储器还可以通过使用特殊的读取
指令检索特定的闪存器件产生
形成（部门保护状态和ID ） 。
26/102
